亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

濃度報(bào)警器

  • 基于ARM和WindowsCE的H264解碼器的研究及優(yōu)化

    隨著通信產(chǎn)業(yè)的發(fā)展,尤其是今年3G牌照的發(fā)放,視頻業(yè)務(wù)在移動(dòng)多媒體方面將會(huì)有更加重要的地位,所以在移動(dòng)終端上實(shí)現(xiàn)支持高效視頻編碼標(biāo)準(zhǔn)的解碼功能就成為一項(xiàng)非常有實(shí)際意義的工作。 H.264作為新一代的高壓縮率的視頻標(biāo)準(zhǔn),憑借其較高的壓縮率和優(yōu)秀圖像質(zhì)量,使得H.264只要利用較小的空間就能存儲(chǔ)更多的視頻數(shù)據(jù),在更低的網(wǎng)絡(luò)帶寬條件下提供更優(yōu)質(zhì)量的視頻。然而高度的壓縮必然付出較高的硬件代價(jià)。如何能完成視頻良好解碼并能節(jié)約硬件資源成為研究熱點(diǎn)。 考慮到H.264視頻編解碼的計(jì)算復(fù)雜度,在硬件選擇上一般比較注重高性能處理器的選擇。計(jì)算目前主流的實(shí)現(xiàn)方式包括ASIC的專用集成芯片實(shí)現(xiàn)或者是DSP的軟件實(shí)現(xiàn)。ARM處理器伴隨技術(shù)的進(jìn)步,尤其是對(duì)支持?jǐn)?shù)字信號(hào)處理的功能加強(qiáng)后,在視頻編解碼領(lǐng)域的應(yīng)用也越來(lái)越廣泛。 本文以WindowsCE5.0和S3C2440A嵌入式平臺(tái)作為H.264解碼器的載體,研究的代碼版本是t264-src-0.14,主要進(jìn)行了以下幾個(gè)方面的工作: 研究了H.264視頻壓縮標(biāo)準(zhǔn)和它的體系結(jié)構(gòu),尤其是對(duì)解碼器部分進(jìn)行了硬件要求的分析。 深入研究了WINCE5.0和ARM結(jié)合的平臺(tái)特性,根據(jù)實(shí)際的硬件平臺(tái)需要,定制了相應(yīng)的操作系統(tǒng)。 完成了基于T264代碼的解碼庫(kù)在WINCE5.0下的移植,并進(jìn)行了相應(yīng)的代碼和算法的優(yōu)化并完成了基于WINCE5.0操作系統(tǒng)下播放程序的編寫。 通過(guò)實(shí)驗(yàn)數(shù)據(jù)證明,在基于單核的ARM芯片中,主要靠軟件進(jìn)行QCIF格式的H.264視頻解碼從而獲得良好播放效果的方法是有效的。

    標(biāo)簽: WindowsCE H264 ARM 解碼器

    上傳時(shí)間: 2013-07-24

    上傳用戶:myworkpost

  • 基于AVR單片機(jī)電風(fēng)扇360度內(nèi)搖頭角度自由調(diào)節(jié)裝置的實(shí)現(xiàn)

    本文介紹了一種基于AVR 單片機(jī)Atmel 169,與旋轉(zhuǎn)編碼器AS5040 及3966 控制直流電機(jī)構(gòu)成的電風(fēng)扇360 度內(nèi)搖頭角度調(diào)節(jié)裝置的實(shí)現(xiàn),設(shè)計(jì)了AS5040 旋轉(zhuǎn)編碼器接口電路、P

    標(biāo)簽: AVR 360 單片機(jī) 電風(fēng)扇

    上傳時(shí)間: 2013-05-19

    上傳用戶:cath

  • 基于H.264的無(wú)線傳輸差錯(cuò)控制及解碼器的ARM實(shí)現(xiàn)

    信息化社會(huì)的到來(lái)以及IP技術(shù)的興起,正深刻的改變著電信網(wǎng)絡(luò)的面貌以及未來(lái)技術(shù)發(fā)展的走向。無(wú)線通信技術(shù)的發(fā)展為實(shí)現(xiàn)數(shù)字化社區(qū)提供了有力的保證。而視頻通信則成為多媒體業(yè)務(wù)的核心。如何在環(huán)境惡劣的無(wú)線環(huán)境中,實(shí)時(shí)傳輸高質(zhì)量的視頻面臨著巨大的挑戰(zhàn),因此這也成為人們的研究熱點(diǎn)。 對(duì)于無(wú)線移動(dòng)信道來(lái)說(shuō),網(wǎng)絡(luò)的可用帶寬是有限的。由于多徑、衰落、時(shí)延擴(kuò)展、噪聲影響和信道干擾等原因,無(wú)線移動(dòng)通信不僅具有帶寬波動(dòng)的特點(diǎn),而且信道誤碼率高,經(jīng)常會(huì)出現(xiàn)連續(xù)的、突發(fā)性的傳輸錯(cuò)誤。無(wú)線信道可用帶寬與傳輸速率的時(shí)變特性,使得傳輸?shù)目煽啃源鬄榻档汀?視頻播放具有嚴(yán)格的實(shí)時(shí)性要求,這就要求網(wǎng)絡(luò)為視頻的傳輸提供足夠的帶寬.有保障的延時(shí)和誤碼率。為了獲得可接受的重建視頻質(zhì)量,視頻傳輸至少需要28Kbps左右的帶寬。而且視頻傳輸對(duì)時(shí)延非常敏感。然而無(wú)線移動(dòng)網(wǎng)絡(luò)卻無(wú)法提供可靠的服務(wù)質(zhì)量。 基于無(wú)線視頻通信面臨的挑戰(zhàn),本文在對(duì)新一代視頻編碼國(guó)際標(biāo)準(zhǔn)H.264/AVC研究的基礎(chǔ)上,主要在提高其編碼效率和H.264的無(wú)線傳輸抗誤碼性能,以及如何在嵌入式環(huán)境下實(shí)現(xiàn)H.264解碼器進(jìn)行了研究。 結(jié)合低碼率和幀內(nèi)刷新,提出一種針對(duì)感興趣區(qū)的可變幀內(nèi)刷新方法。實(shí)驗(yàn)表明該方法可以使用較少的碼率對(duì)感興趣區(qū)域進(jìn)行更好的錯(cuò)誤控制,以提高區(qū)域圖像質(zhì)量,同時(shí)能根據(jù)感興趣區(qū)及信道的狀況自動(dòng)調(diào)整宏塊刷新數(shù)量,充分利用有限的碼率。 為了有效的平衡編碼效率和抗誤碼能力的之間的矛盾,筆者提出了一種自適應(yīng)FMO(Flexible Macroblock Order)編碼方法,可根據(jù)圖像的復(fù)雜度自適應(yīng)地選擇編碼所需的FMO模式。仿真結(jié)果表明這種FMO編碼方式完全可行,且在運(yùn)動(dòng)復(fù)雜度頻繁變化時(shí)效果更加明顯,完全可應(yīng)用在環(huán)境惡劣的無(wú)線信道中。 在對(duì)嵌入式PXA270硬件結(jié)構(gòu)和X264研究的基礎(chǔ)上,基本實(shí)現(xiàn)了基于H.264的嵌入式解碼,在PXA270基礎(chǔ)上進(jìn)行環(huán)境的配置,定制WirtCE操作系統(tǒng),并編譯、產(chǎn)生開發(fā)所用的SDK和下載內(nèi)核到目標(biāo)機(jī)。利用開發(fā)工具EVC實(shí)現(xiàn)在PC機(jī)上的實(shí)時(shí)開發(fā)和在線仿真調(diào)試,最終實(shí)現(xiàn)了對(duì)無(wú)差錯(cuò)H.264碼流實(shí)時(shí)解碼。

    標(biāo)簽: 264 ARM 無(wú)線傳輸 差錯(cuò)控制

    上傳時(shí)間: 2013-06-18

    上傳用戶:也一樣請(qǐng)求

  • DVB系統(tǒng)中RS編解碼器的FPGA實(shí)現(xiàn)

    該論文討論如何采用一種串行無(wú)逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過(guò)FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無(wú)逆BM算法,并利用串行方式來(lái)實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.

    標(biāo)簽: FPGA DVB RS編解碼

    上傳時(shí)間: 2013-08-05

    上傳用戶:BOBOniu

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下: 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時(shí),節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式,簡(jiǎn)化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái),采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試,最大運(yùn)行時(shí)鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時(shí)間: 2013-07-23

    上傳用戶:葉山豪

  • 卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

    數(shù)字信息在有噪聲的信道中傳輸時(shí),受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛,被ITU選入第三代移動(dòng)通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析,并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想,利用四個(gè)ACS模塊并行運(yùn)行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化,防止數(shù)據(jù)讀寫的阻塞,縮短存儲(chǔ)器讀寫時(shí)間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出,提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力,可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下,內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性,可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。

    標(biāo)簽: CDMA 2000 FPGA 卷積碼

    上傳時(shí)間: 2013-06-24

    上傳用戶:lingduhanya

  • 參數(shù)化Viterbi譯碼器的FPGA實(shí)現(xiàn)

    本文以某型號(hào)接收機(jī)的應(yīng)用為背景,主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語(yǔ)言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括:碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。  本文的創(chuàng)新之處在于,針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式,大大節(jié)省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法,大大提高了仿真的速度。  所設(shè)計(jì)的(2,1,7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī),經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。

    標(biāo)簽: Viterbi FPGA 參數(shù) 譯碼器

    上傳時(shí)間: 2013-04-24

    上傳用戶:waizhang

  • 基于FPGA采用PCM通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的研制

    本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過(guò)載模擬試車臺(tái)的各種參數(shù),來(lái)評(píng)價(jià)導(dǎo)彈在飛行過(guò)程中的性能,由于試車臺(tái)是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當(dāng)巨大,保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上,選用了基于現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì),其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì),增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性,并且可以將整個(gè)PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng),用戶只要稍加變更程序,則系統(tǒng)的被測(cè)路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場(chǎng)合。并且采用合理的糾錯(cuò)和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過(guò)對(duì)PCM通信的特點(diǎn)研究,研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個(gè)模塊的具體建模與設(shè)計(jì),系統(tǒng)采用的是FPGA技術(shù)來(lái)實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)處理,采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊,構(gòu)建了實(shí)時(shí)性和準(zhǔn)確性通信網(wǎng)絡(luò),實(shí)現(xiàn)了數(shù)據(jù)的采集。 測(cè)試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明,采用FPGA技術(shù)實(shí)現(xiàn)PCM信號(hào)的編碼、傳輸、解碼,能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯(cuò)可控、易加密、易與現(xiàn)代技術(shù)結(jié)合,并且誤碼率較低,要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。

    標(biāo)簽: FPGA PCM 通信實(shí)現(xiàn) 多路

    上傳時(shí)間: 2013-04-24

    上傳用戶:com1com2

  • LDPC碼編碼器FPGA實(shí)現(xiàn)研究

    LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時(shí),系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙;論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過(guò)對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長(zhǎng),設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對(duì)每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真;根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。

    標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-08-02

    上傳用戶:林魚2016

  • LDPC碼譯碼器FPGA實(shí)現(xiàn)研究

    LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng),成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展,目前,LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案,并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過(guò)程中所涉及的數(shù)據(jù)量龐大,譯碼時(shí)序控制復(fù)雜,如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo),主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證,選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng),對(duì)譯碼算法進(jìn)行仿真分析,確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語(yǔ)言編寫譯碼功能模塊,并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證,最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。

    標(biāo)簽: LDPC FPGA 譯碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:1234567890qqq

主站蜘蛛池模板: 光泽县| 沂南县| 永寿县| 大邑县| 遵义市| 庆安县| 四平市| 紫金县| 正镶白旗| 天柱县| 合川市| 晋城| 鹤壁市| 阿拉尔市| 高邑县| 安岳县| 吉林市| 尼木县| 安徽省| 溧水县| 信阳市| 迭部县| 乐都县| 兴宁市| 徐水县| 沅江市| 庆元县| 海南省| 济源市| 外汇| 伽师县| 鄂尔多斯市| 白山市| 嫩江县| 宁化县| 正镶白旗| 兴城市| 西安市| 巧家县| 东阿县| 双鸭山市|