這是篇, 覺得甚是有用，大家共同學(xué)學(xué)。
標(biāo)簽： FPGA OFDM 寬帶數(shù)據(jù) 同步系統(tǒng)
上傳時(shí)間： 2013-08-31
上傳用戶：ming52900
cpld與單片機(jī)8051的通信的設(shè)計(jì)方法 以及cpld和單片機(jī)的端口對(duì)應(yīng)
標(biāo)簽： cpld 8051 單片機(jī) 通信
上傳時(shí)間： 2013-09-01
上傳用戶：wettetw
單片機(jī)與cpld總線方式通信，通過單片機(jī)io口模擬總線
標(biāo)簽： cpld 單片機(jī) 總線 方式
上傳用戶：epson850
用cpld開發(fā)的激光控制器的源碼，已經(jīng)是成型產(chǎn)品，希望對(duì)大家有用
標(biāo)簽： cpld 激光控制器 源碼
上傳時(shí)間： 2013-09-02
上傳用戶：dxxx
并口epp模式下與fpga通信例子，附源碼
標(biāo)簽： fpga epp 并口 模式
上傳時(shí)間： 2013-09-03
上傳用戶：caiqinlin
基于FPGA的串行通信UART控制器，采用VHDL語言編寫，包含多個(gè)子模塊。\r\n在ISE或FPGA的其它開發(fā)環(huán)境下新建一個(gè)工程，然后將文檔中的各個(gè)模塊程序添加進(jìn)去，即可運(yùn)行仿真。源程序已經(jīng)過本人的仿真驗(yàn)證。
標(biāo)簽： FPGA UART 串行通信 控制器
上傳用戶：xieguodong1234
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序
標(biāo)簽： XILINXCPLD verilog 232 RS
上傳用戶：gps6888
用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
標(biāo)簽： VHDL CPLD 語言 串行通信
上傳時(shí)間： 2013-09-06
上傳用戶：q3290766
程序主要用硬件描述語言（VHDL）實(shí)現(xiàn)：\r\n單片機(jī)與FPGA接口通信的問題
標(biāo)簽： VHDL FPGA 單片機(jī) 接口通信
上傳用戶：ddddddos
1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設(shè)計(jì)產(chǎn)生正弦信號(hào)的各功能模塊和頂層原理圖； 2、 利用實(shí)驗(yàn)板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號(hào)，通過D/A轉(zhuǎn)換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時(shí)鐘頻率為16KHz時(shí)，輸出正弦波分辨率達(dá)到1Hz； 在輸入時(shí)鐘頻率為4MHz時(shí)，輸出正弦波分辨率達(dá)到256Hz； 4、 通過RS232C通信，實(shí)現(xiàn)FPGA和PC機(jī)之間串行通信，從而實(shí)現(xiàn)用PC機(jī)改變頻率控制字，實(shí)現(xiàn)對(duì)輸出正弦波頻率的控制。
標(biāo)簽： FPGA PC機(jī) 串行通信 輸出
上傳用戶：zhuimenghuadie
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
