亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

溫度調節器

  • 適用于H.264視頻解碼器的VLD設計

    設計了一種適合于H.264 的變字長解碼器根據碼流特點進行模塊劃分減少硬件開銷采用并行結構解NAL 包解碼效率高采用了桶形移位器進行并行解碼每個時鐘解一個碼字采用Verilog 語言進行設計仿真并通過

    標簽: 264 VLD 視頻解碼器

    上傳時間: 2013-07-15

    上傳用戶:shen007yue

  • 單片機溫度采集器與PC104分站的串行通信

    單片機溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強大的以太網和CAN 總線通信功能。在PC104模塊底板上,設計了一個基于89C2051 單片機的溫度采集器

    標簽: 104 PC 單片機

    上傳時間: 2013-07-04

    上傳用戶:xyipie

  • 基于AT89S51的新型打鈴器

    本文介紹了AT89S51單片機和DS12887時鐘芯片構成的新型打鈴器的研制過程,詳細介紹了單片機的硬件電路設計和軟件編程方法,具有很高的科研和商業價值

    標簽: 89S S51 AT 89

    上傳時間: 2013-06-17

    上傳用戶:xzt

  • 基于MCS 51單片機的PLC仿真器

    可編程控制器PLC以抗擾性強、可靠性高和編程靈活等特點在工業上得到廣泛應用,為了優化PLC系統設計,介紹一種基于MCS.51單片機的PLC仿真器,并給出了硬、軟件設計與實現方法。編程設計主要包括監控主

    標簽: MCS PLC 51單片機 仿真器

    上傳時間: 2013-07-07

    上傳用戶:yzhl1988

  • EDA卷積碼編解碼器實現技術

    EDA卷積碼編解碼器實現技術針對某擴頻通信系統數據糾錯編碼的需要, 構造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +

    標簽: EDA 卷積碼 編解碼器 實現技術

    上傳時間: 2013-07-18

    上傳用戶:ynwbosss

  • MSP430仿真器幾套制作資料

    MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案,做不好你找我........

    標簽: MSP 430 仿真器 制作資料

    上傳時間: 2013-07-26

    上傳用戶:liaofamous

  • 數字溫度PWM控制儀

    利用單片機及溫度傳感器測量溫度,并將測量溫度值和設定溫度值(50度)比較,根據比較結果控制斷續加熱器(用發光二極管模擬)的通斷占空比,一個工作周期3S左右。

    標簽: PWM 數字溫度 控制儀

    上傳時間: 2013-06-21

    上傳用戶:xiaoyunyun

  • 軟PLC程序編輯器中功能塊的設計與實現

    本文分析了目前軟PLC 編輯器中功能塊編程的不足,提出了使用面向對象的概念來設計功能塊圖的方法。通過研究軟PLC 開發系統和編譯系統的模型,詳細討論了PLC 梯形圖中圖元的設計方法,并基于此方

    標簽: PLC 程序 功能塊

    上傳時間: 2013-06-21

    上傳用戶:allen-zhao123

  • 太陽能電池光伏并網逆變器

    光伏并網逆變器是將太陽能電池所輸出的直流電轉換成符合公共電網要求的交流電并送入電網的設備。按照不同的標準光伏并網逆變器的拓撲結構分為很多種,本文介紹了一種工頻隔離型光伏并網逆變器

    標簽: 太陽能電池 光伏并網 逆變器

    上傳時間: 2013-08-02

    上傳用戶:baiom

  • 基于FPGA/CPLD實現的FFT算法與仿真分析

    可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域,與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比,基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性,能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構,提高了FFT的運算速度。同時,流水線寄存器能夠寄存蝶形運算中的公共項,這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器,降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度,本文在深入研究各種乘法器算法的基礎上,為蝶形處理器設計了一個并行乘法器。在實現該乘法器時,本文采用改進的布斯算法,用以減少部分積的個數。同時,使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元,地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符,證明了本文所提出的算法的正確性。 另外,本文還對設計結果提出了進一步的改進方案,在乘法器內加入一級流水線寄存器,使FFT的速度能夠提高到當前速度的兩倍,這在實時性要求較高的場合具有極高的實用價值。

    標簽: FPGA CPLD FFT 算法

    上傳時間: 2013-07-18

    上傳用戶:wpt

主站蜘蛛池模板: 宁海县| 石门县| 平泉县| 墨竹工卡县| 连山| 香港 | 竹溪县| 衡水市| 长武县| 通榆县| 澳门| 南溪县| 婺源县| 京山县| 吴江市| 库尔勒市| 建瓯市| 凭祥市| 彰化市| 鹿泉市| 通化市| 平湖市| 大安市| 宽甸| 合江县| 上犹县| 磐石市| 读书| 中牟县| 汝州市| 清河县| 贡觉县| 林州市| 绥江县| 宜州市| 西乡县| 绍兴市| 江安县| 大姚县| 夹江县| 巴林右旗|