綠盟登錄器源碼綠盟登錄器源碼綠盟登錄器源碼綠盟登錄器源碼綠盟登錄器源碼綠盟登錄器源碼綠盟登錄器源碼
標(biāo)簽： 源碼
上傳時(shí)間： 2021-08-17
上傳用戶：kissfrinde
DIY太陽能追蹤器，智能移動(dòng)太陽能板源碼DIY太陽能追蹤器，智能移動(dòng)太陽能板源碼
標(biāo)簽： 太陽能追蹤器
上傳時(shí)間： 2021-12-17
上傳用戶：
基于MRF49XA收發(fā)器的緊湊型433 MHz對(duì)講機(jī)源碼基于MRF49XA收發(fā)器的緊湊型433 MHz對(duì)講機(jī)源碼
標(biāo)簽： mrf49xa 對(duì)講機(jī)
上傳時(shí)間： 2022-01-17
上傳用戶：aben
HDMIDVI轉(zhuǎn)RGB轉(zhuǎn)換器、HDMI顯示器（CADENCE ORCAD 原理圖、PCB源文件、源代碼）
標(biāo)簽： RGB轉(zhuǎn)換器 HDMI顯示器 cadence orcad
上傳時(shí)間： 2022-05-15
上傳用戶：
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（145）資源包含以下內(nèi)容：1. 里面有幾十人MSP430F149系列C編程的源碼資料,只要稍加修改就可以熟練地使用MSP430F系列單片機(jī).2. 本書講解了三菱系列PLC的詳細(xì)知識(shí).包括內(nèi)部結(jié)構(gòu)及及指令集.使初學(xué)者能快速使用三菱系列PLC..3. KGLWIN3.62是中文版的LG的PLC編程和調(diào)試軟件..4. blackfin 533數(shù)模轉(zhuǎn)換的源代碼 很基礎(chǔ)的 大家有興趣的看下.5. 同步電機(jī)的很基礎(chǔ)的代碼 blackfin 533 motor.6. blackfin 533 的nandflash代碼 很基礎(chǔ)的.7. blackfin 533 的tft代碼 很基礎(chǔ).8. 51EDAQT44B0X開發(fā)板說明書.9. 用em4094和STC12C5412合成二代證讀寫器.10. 重量級(jí)資料,條幅機(jī)原理圖.11. LCD_12232 液晶顯示程序源代碼.12. 嵌入式MYSQL編程例子,在WINDOWS或者LINUX上都可以運(yùn)行.13. 幾個(gè)嵌入式MYSQL編程示例.14. 一個(gè)數(shù)字顯示時(shí)鐘的程序.15. IIC通用驅(qū)動(dòng)程序.16. nios ii 開發(fā)板原理圖.17. 嵌入式操作系統(tǒng)ucos ii在visual studio vc下運(yùn)行.18. pspice的教程.19. 嵌入式freetype庫的應(yīng)用文檔包含freetype的簡(jiǎn)要說明和應(yīng)用example.20. 嵌入式linux中的usb熱拔插腳本,可以實(shí)現(xiàn)u盤的熱拔插功能.21. freetype庫的應(yīng)用demo,里面包含freetype的很多實(shí)例.22. 附上freetype2.1.10的源代碼,這個(gè)和上面?zhèn)鞯氖且黄鸬?23. dm9000a,u-boot里面的驅(qū)動(dòng)源代碼,可以參照移植到自己的u-boot里面.24. 單鍵遙控碼學(xué)習(xí)控制器遙控?cái)?shù)據(jù)讀取 INT0中斷程序 高電平存TMPHADDR為首址RAM 低電平存TMPLADDR為首址RAM.25. 宏晶科技用c語言實(shí)現(xiàn)的EEPROM完整底層驅(qū)動(dòng)程序.26. X5045的底層驅(qū)動(dòng).27. 24c02的c語言源代碼.28. I2C-bus Specification.29. Nucleus開發(fā)的需要用的<技術(shù)文檔>.30. lpc2100_arm_keil實(shí)例,很好的實(shí)例.31. 多款FPGA CPLD開發(fā)板的原理圖.32. 在數(shù)字電路的設(shè)計(jì)中.33. 制作范例：一個(gè)簡(jiǎn)單實(shí)用的PC遙控器2 需要的話請(qǐng)去下載.34. linux下 minigui用的 qvfb 1.1插件.35. C++編程指南是個(gè)人覺得不過入門的參考資料.36. 應(yīng)用案例.37. 《常用運(yùn)放電路集錦》美國(guó)國(guó)家半導(dǎo)體公司 資料 介紹了運(yùn)放的典型應(yīng)用.38. ARM Boot2410Init.s分析 ARM Boot2410Init.s分析.39. FS9200ARM9開發(fā)板的原理圖.40. 國(guó)外高速設(shè)計(jì)經(jīng)典書籍.
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
本文的研究工作主要是圍繞著變速恒頻雙饋風(fēng)力發(fā)電機(jī)交流勵(lì)磁電源研究展開的.根據(jù)變速恒頻雙饋風(fēng)力發(fā)電系統(tǒng)對(duì)交流勵(lì)磁電源的要求,本文首先對(duì)目前適合用作交流勵(lì)磁電源的六種變換器進(jìn)行了詳細(xì)深入地比較分析,認(rèn)為在目前的電力電子技術(shù)條件下,兩電平電壓型雙PWM變換器是可用作變速恒頻雙饋風(fēng)力發(fā)電機(jī)交流勵(lì)磁電源的最具優(yōu)勢(shì)的一種變換器,而多電平與軟開關(guān)技術(shù)的結(jié)合將是交流勵(lì)磁電源的發(fā)展方向.對(duì)網(wǎng)側(cè)PWM變換器的無電網(wǎng)電壓傳感器控制技術(shù)進(jìn)行了研究,提出了一種基于虛擬電網(wǎng)磁鏈定向的無電網(wǎng)電壓傳感器的矢量控制方案,解決了初始虛擬電網(wǎng)磁鏈準(zhǔn)確觀測(cè)的難點(diǎn),使網(wǎng)側(cè)PWM變換器不用對(duì)電網(wǎng)電壓進(jìn)行采樣即可實(shí)現(xiàn)矢量控制,省去了電網(wǎng)電壓傳感器及其處理電路但并不影響其控制性能,仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了所提出方案的良好控制性能.在轉(zhuǎn)子側(cè)PWM變換器的研究中,在電網(wǎng)電壓恒定的情況下對(duì)DFIG矢量形式的數(shù)學(xué)模型進(jìn)行簡(jiǎn)化,進(jìn)行了基于定子磁鏈定向和基于定子電壓定向的轉(zhuǎn)子電流環(huán)控制器的設(shè)計(jì)研究.深入分析了DFIG風(fēng)力發(fā)電系統(tǒng)最大風(fēng)能追蹤的機(jī)理和實(shí)現(xiàn)的方案,設(shè)計(jì)了基于定子電壓定向矢量控制、實(shí)現(xiàn)最大風(fēng)能追蹤、有功和無功功率解耦的DFIG的控制方案.最后,將變速恒頻雙饋風(fēng)力發(fā)電運(yùn)行研究拓展到了電網(wǎng)故障條件下的運(yùn)行控制.建立了計(jì)及電網(wǎng)電壓故障的變速恒頻雙饋風(fēng)力發(fā)電系統(tǒng)完整仿真模型,為系統(tǒng)不間斷運(yùn)行的研究、改進(jìn)控制策略的驗(yàn)證和其它探索性研究提供了一個(gè)很好的平臺(tái).
上傳時(shí)間： 2013-06-17
上傳用戶：heart520beat
隨著電力電子技術(shù)的飛速發(fā)展,越來越多的電力電子裝置被廣泛應(yīng)用到各個(gè)領(lǐng)域,其中相當(dāng)一部分負(fù)荷具有非線性或具有時(shí)變特性,使電網(wǎng)中暫態(tài)沖擊、無功功率、高次諧波及三相不平衡問題日趨嚴(yán)重,給電網(wǎng)的供電質(zhì)量造成嚴(yán)重的污染和損耗.因此,對(duì)電力系統(tǒng)進(jìn)行諧波抑制和無功補(bǔ)償,提高電網(wǎng)供電質(zhì)量變得十分重要.電力有源濾波器(Active Power Filter,簡(jiǎn)稱APF)與無源濾波器相比,APF具有高度可控制和快速響應(yīng)特性,并且能跟蹤補(bǔ)償各次諧波、自動(dòng)產(chǎn)生所需變化的無功功率和諧波功率,其特性不受系統(tǒng)影響,無諧波放大威脅.并聯(lián)型電力有源濾波器(Shunt Active Power Filter,簡(jiǎn)稱SAPF)更是得到了廣泛的應(yīng)用. 近年來,自適應(yīng)算法中的遞推最小二乘法(簡(jiǎn)稱RLS)應(yīng)用越來越廣泛,該算法簡(jiǎn)單,收斂速度快.應(yīng)用基于RLS自適應(yīng)算法的濾波器(簡(jiǎn)稱RLS濾波器),可以快速有效的濾除雜波,同時(shí)自動(dòng)調(diào)整濾波器參數(shù),不斷改進(jìn)濾波性能,最終得到所需的信號(hào). 本文研究了基于平均功率和RLS自適應(yīng)算法的并聯(lián)型有源濾波器.它的參考電流是一個(gè)同電網(wǎng)相電壓同相位的三相平衡的有功電流,它包含兩個(gè)分量:一個(gè)是由實(shí)測(cè)的三相負(fù)載瞬時(shí)功率計(jì)算得到的,基于平均功率算法的電網(wǎng)應(yīng)該為負(fù)載各相提供的有功電流瞬時(shí)參考值；另一個(gè)是為了維持有源濾波器中逆變器的直流母線電壓基本恒定,主要通過RLS濾波器計(jì)算得出的電網(wǎng)各相應(yīng)該提供的有功電流瞬時(shí)參考值.兩個(gè)分量的計(jì)算共同構(gòu)成了該有源濾波器參考電流的計(jì)算.補(bǔ)償電流指令值與實(shí)際補(bǔ)償電流比較生成控制逆變橋工作的PWM脈沖,生成補(bǔ)償電流,達(dá)到補(bǔ)償負(fù)載無功和抑制諧波的目的. 應(yīng)用RLS濾波器得到維持直流母線電壓恒定的直流側(cè)有功系數(shù)A<,dc>,克服了傳統(tǒng)PI控制中參數(shù)難以得到且由于參數(shù)過于敏感而導(dǎo)致補(bǔ)償后電流紋波太大的問題.使得當(dāng)穩(wěn)態(tài)時(shí)SAPF自身的功率損耗和暫態(tài)負(fù)載變化時(shí)因?yàn)橹绷鱾?cè)電容提供電網(wǎng)和負(fù)載之間的有功功率差而引起的電壓的波動(dòng)迅速反饋到指令電流的計(jì)算中.RLS算法收斂快,SAPF實(shí)時(shí)性大大提高.基于該方法的SAPF結(jié)構(gòu)簡(jiǎn)單,無需鎖相器. 根據(jù)本文的算法應(yīng)用MATAB建立了仿真系統(tǒng),仿真結(jié)果表明基于該算法的SAPF的可行性和實(shí)時(shí)性.
標(biāo)簽： RLS 功率 自適應(yīng)算法
上傳時(shí)間： 2013-04-24
上傳用戶：mfhe2005
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：tedo811
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項(xiàng)目，在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對(duì)卷積編碼和維特比譯碼進(jìn)行了深入研究，并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式，實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程；然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn)，最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測(cè)試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps，遠(yuǎn)遠(yuǎn)高于目前國(guó)內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長(zhǎng)度、生成多項(xiàng)式、碼率以及增信刪余等)對(duì)其譯碼性能的影響；針對(duì)項(xiàng)目需求，確定卷積編碼器的約束長(zhǎng)度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長(zhǎng)度。 其次，論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級(jí)仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問題，包括編譯碼的基本結(jié)構(gòu)，各個(gè)模塊的功能及實(shí)現(xiàn)策略，編譯碼器的時(shí)序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn)，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運(yùn)算，設(shè)計(jì)出高速編譯碼器；對(duì)軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試，并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級(jí)調(diào)試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測(cè)試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測(cè)試其性能(與沒有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對(duì))；在信道中加入高斯白噪聲，模擬高斯信道，進(jìn)行誤碼率和信噪比測(cè)試。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
