亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

測試報表生成

  • 如何設(shè)計一款專業(yè)的PCB板--PCB布局經(jīng)驗(yàn)

    首先說這是經(jīng)驗(yàn)積累的問題,其次就是需要個人電路知識經(jīng)驗(yàn)了! 布局說白了就是在板子上放器件。這時如果前面講到的準(zhǔn)備工作都做好的話,就可以在原理圖上生成網(wǎng)絡(luò)表(Design-> Create Netlist),之后在PCB圖上導(dǎo)入網(wǎng)絡(luò)表(Design->Load Nets)。就看見器件嘩啦啦的全堆上去了,各管腳之間還有飛線提示連接。然后就可以對器件布局了。一般布局按如下原則進(jìn)行:

    標(biāo)簽: PCB 如何設(shè)計 布局 經(jīng)驗(yàn)

    上傳時間: 2013-10-10

    上傳用戶:皇族傳媒

  • 基于FPGA數(shù)字電壓表的設(shè)計報告

    基于FPGA數(shù)字電壓表的設(shè)計   EDA是電子設(shè)計自動化(Electronic Design Automation)的縮寫,在20世紀(jì)60年代中期從計算機(jī)輔助設(shè)計(CAD)、計算機(jī)輔助制造(CAM)、計算機(jī)輔助測試(CAT)和計算機(jī)輔助工程(CAE)的概念發(fā)展而來的。 EDA技術(shù)就是以計算機(jī)為工具,設(shè)計者在EDA軟件平臺上,用硬件描述語言VHDL完成設(shè)計文件,然后由計算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真,直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計正是用VHDL語言完成的 。此次設(shè)計采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計的參考電壓為2.5V,精度為0.01V。此電壓表的設(shè)計特點(diǎn)為通過軟件編程下載到硬件實(shí)現(xiàn),設(shè)計周期短,開發(fā)效率高。

    標(biāo)簽: FPGA 數(shù)字電壓表 報告

    上傳時間: 2013-10-22

    上傳用戶:Shaikh

  • 如何用Protel DXP生成Gerber文件

    如何用Protel DXP生成Gerber文件

    標(biāo)簽: Protel Gerber DXP

    上傳時間: 2013-11-19

    上傳用戶:星仔

  • Quartus中生成MIF

    Quartus中生成MIF

    標(biāo)簽: Quartus MIF

    上傳時間: 2013-11-02

    上傳用戶:lanhuaying

  • MIG生成的DDR2+SDRAM控制器

    MIG生成的DDR2相關(guān)的代碼

    標(biāo)簽: SDRAM MIG DDR 控制器

    上傳時間: 2013-10-12

    上傳用戶:z1191176801

  • protel99se元件名系表

    protel99se元件名系表

    標(biāo)簽: protel 99 se 元件

    上傳時間: 2013-11-12

    上傳用戶:sz_hjbf

  • orcad無法輸出網(wǎng)表問題解決方法

    ORCAD在使用的時候總會出現(xiàn)這樣或那樣的問題…但下這個問題比較奇怪…在ORCAD中無法輸出網(wǎng)表…彈出下面的錯誤….這種問題很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天沒找到問題…終于在花了N多時間后發(fā)現(xiàn)問題所在…其實(shí)這個問題就是不要使用ORCAD PSPICE 庫里面的元件來畫電路圖…實(shí)際中我是用了PSPICE里面和自己制作的二種電阻和電容混合在一起…就會出現(xiàn)這種問題…

    標(biāo)簽: orcad 無法輸出 網(wǎng)表

    上傳時間: 2013-11-02

    上傳用戶:sz_hjbf

  • PCB LAYOUT初學(xué)者必看!

    PCB LAYOUT技術(shù)大全---初學(xué)者必看!  PROTEL相關(guān)疑問 1.原理圖常見錯誤: (1)ERC報告管腳沒有接入信號: a. 創(chuàng)建封裝時給管腳定義了I/O屬性; b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上; c. 創(chuàng)建元件時pin方向反向,必須非pin name端連線。 (2)元件跑到圖紙界外:沒有在元件庫圖表紙中心創(chuàng)建元件。 (3)創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb:生成netlist時沒有選擇為global。 (4)當(dāng)使用自己創(chuàng)建的多部分組成的元件時,千萬不要使用annotate. 2.PCB中常見錯誤: (1)網(wǎng)絡(luò)載入時報告NODE沒有找到: a. 原理圖中的元件使用了pcb庫中沒有的封裝;  b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝; c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管:sch中pin number 為e,b,c, 而pcb中為1,2,3。

    標(biāo)簽: LAYOUT PCB 初學(xué)者

    上傳時間: 2013-10-20

    上傳用戶:kbnswdifs

  • 指令集仿真器自動生成技術(shù)及其優(yōu)化

    指令集仿真器(ISS)是現(xiàn)代DSP產(chǎn)品調(diào)試的有力工具,但I(xiàn)SS的開發(fā)會耗費(fèi)很大的人力物力,同時其正確性亦無法得到很好的保證。ISS自動生成技術(shù)是解決以上問題的有效途徑,論文描述了基于英飛凌公司Tricore的ISS自動生成的設(shè)計與實(shí)現(xiàn),并對現(xiàn)有的自動生成技術(shù)做了一些優(yōu)化,使自動產(chǎn)生的ISS具有更好的性能。

    標(biāo)簽: 指令集 仿真器 自動 生成技術(shù)

    上傳時間: 2015-01-02

    上傳用戶:DXM35

  • S7300-400語句表編程中文參考手冊

    S7300-400語句表編程

    標(biāo)簽: 7300 400 編程 參考手冊

    上傳時間: 2013-11-12

    上傳用戶:yy_cn

主站蜘蛛池模板: 聂荣县| 象山县| 绥棱县| 碌曲县| 信宜市| 凤台县| 安阳县| 平陆县| 寿宁县| 隆回县| 墨脱县| 台州市| 开江县| 雷山县| 丹阳市| 济源市| 永寿县| 石台县| 渭源县| 安多县| 凌源市| 封开县| 西乡县| 海兴县| 元氏县| 桂林市| 万全县| 亳州市| 龙胜| 新昌县| 鄱阳县| 津市市| 简阳市| 永川市| 仪征市| 兴化市| 涿州市| 依安县| 正阳县| 天等县| 高唐县|