基于FPGA芯片的功能仿真平臺構建及靜態時序分析
上傳時間： 2013-06-28
上傳用戶：qilin
普通GPS接收機在特殊環境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內環境的情況下，由于衛星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛星信號，導致無法正常定位。惡劣條件下的定位有廣闊的發展和應用前景，特別是在交通事故、火災和地震等極端環境下，快速準確定位當事者所處位置對于降低事態損失和營救受傷者是極為重要的。歐美和日本等發達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。 本課題的主要研究內容是針對GPS微弱信號改進處理方法。針對傳統GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數據導致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統GPS接收機延遲鎖相環跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環失鎖造成的信號跟蹤丟失概率，來提高惡劣環境下低信噪比信號的跟蹤能力，實現微弱信號的連續可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環境下衛星信號微弱時能夠實現較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數據，構造出不同載噪比的數字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數據處理特征使用FPGA技術對算法主要的數據處理部分進行了初步的構架實現并進行了板級驗證，結果表明，利用FPGA技術可以較好的實現算法的數據處理功能。文章最后給出了結論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現微弱信號環境下的定位與導航。
上傳時間： 2013-05-31
上傳用戶：cccole0605
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-05-24
上傳用戶：wyaqy
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
譚浩強教授的經典教程，對于c的初學者來說是個很好的資料！
上傳時間： 2013-04-24
上傳用戶：xiaowei314
ARM PROTUES仿真功能大全，歡迎大家來下載
上傳時間： 2013-04-24
上傳用戶：leixinzhuo
c語言經典900例，深入淺出，學習c語言的好幫手
上傳時間： 2013-07-10
上傳用戶：mylinden
現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向。用FPGA實現調制解調器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強的特點，符合未來通信技術發展的方向。論文從以下幾個方面討論和實現了基于FPGA的調制解調系統。 論文首先介紹了調制解調系統的發展現狀及FPGA的相關知識。然后介紹了幾種常見的相位調制解調方式，重點是QDPSK調制解調系統的理論算法。 論文重點介紹了QDPSK解調調制系統的具體實現。首先，在在MATLAB環境下對系統里的每個子模塊完成了功能仿真，并取得滿意的仿真結果；其次，在QDPSK調制解調系統功能仿真正確的基礎上，對每個模塊的功能編寫C++算法，并且驗證了算法的正確性和可實現性；最后，在altera公司的FPGA開發平臺Quartus Ⅱ 6.0上，采用Verilog硬件描述語言對QDPSK調制解調系統實現了時序仿真和綜合仿真。
上傳時間： 2013-04-24
上傳用戶：lepoke
適合初學者，希望剛接觸C語言的朋友能有所幫助
上傳時間： 2013-07-05
上傳用戶：cjl42111
華為C語言編程規范總則 華為C語言編程規范總則
上傳時間： 2013-04-24
上傳用戶：changeboy
