<font id="eueei"></font>
以雙音多頻信號為例，通過運用快速傅里葉變換和Hanning窗等數(shù)學方法，分析了信號頻率，電平和相位之間的關(guān)系，推導出了計算非整周期正弦波形信噪比的算法，解決了數(shù)字信號處理中非整周期正弦波形信噪比計算精度低下的問題。以C編程語言進行實驗，證明了算法的正確性和可重用性，并可極大的提高工作效率。
上傳時間： 2014-01-18
上傳用戶：laomv123
中興通訊硬件一部巨作－信號完整性 近年來，通訊技術(shù)、計算機技術(shù)的發(fā)展越來越快，高速數(shù)字電路在設(shè)計中的運用越來 越多，數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計對信 號完整性技術(shù)的需求越來越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計中， 系統(tǒng)地綜合運用信號完整性技術(shù)可以帶來很多好處， 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設(shè)計工程師需要 通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種 噪聲，經(jīng)過精心設(shè)計和權(quán)衡，控制總噪聲不超過電路的抗干擾能力，保證產(chǎn)品性能的可靠 實現(xiàn)。 為了滿足中興上研一所的科研需要， 我們在去年和今年關(guān)于信號完整性技術(shù)合作的基 礎(chǔ)上，克服時間緊、任務(wù)重的困難，編寫了這份硬件設(shè)計培訓系列教材的“信號完整性” 部分。由于我們的經(jīng)驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評指正。 本教材的對象是所內(nèi)硬件設(shè)計工程師， 針對我所的實際情況， 選編了第一章——導論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計， 相信會給大家?guī)硪嫣帯Ｍ瑫r，也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導和幫助，尤其在審稿時提出了很多建設(shè)性的意見，在此一并致謝！
上傳時間： 2013-11-15
上傳用戶：大三三
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
半導體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
芯海科技3119移動電源能做三合一同步整流帶基準校正電壓
上傳時間： 2014-12-04
上傳用戶：llandlu
高可用性電信繫統(tǒng)采用冗餘電源或電池供電來增強繫統(tǒng)的可靠性。人們通常采用分立二極管來把這些電源組合於負載點處
上傳時間： 2013-10-29
上傳用戶：ysjing
諸如電信設(shè)備、存儲模塊、光學繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復雜繫統(tǒng)都采用了 FPGA 和其他需要多個電壓軌的數(shù)字 IC，這些電壓軌必須以一個特定的順序進行啟動和停機操作，否則 IC 就會遭到損壞。
上傳時間： 2014-12-24
上傳用戶：packlj
許多電信和計算應(yīng)用都需要一個能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉(zhuǎn)換器。高輸出功率同步控制器 LT3740 就是這些應(yīng)用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉(zhuǎn)換為低至 0.8V 的輸出，並提供 2A 至 20A 的負載電流。其應(yīng)用包括分布式電源繫統(tǒng)、負載點調(diào)節(jié)和邏輯電源轉(zhuǎn)換。
上傳時間： 2013-12-30
上傳用戶：arnold
在汽車、工業(yè)和電信行業(yè)的設(shè)計師當中，使用高功率升壓型轉(zhuǎn)換器的現(xiàn)像正變得越來越普遍。當需要 300W 或更高的功率時，必須在功率器件中實現(xiàn)高效率 (低功率損耗)，以免除增設(shè)龐大散熱器和采用強迫通風冷卻的需要
標簽： 348W 升壓型轉(zhuǎn)換器 功率 散熱器
上傳時間： 2014-12-01
上傳用戶：lhc9102
PC電源測試系統(tǒng)chroma8000簡介
標簽： chroma 8000 電源測試系統(tǒng)
上傳時間： 2013-11-08
上傳用戶：xiehao13
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
