隨著電子工業應用領域需求的增長,要實現復雜程度較高的數字電子系統,對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要,而浮點數相對于定點數,具有表述范圍寬,有效精度高等優點,在航空航天、遙感、機器人技術以及涉及指數運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現在兩個方面:一是速度,即如何快速有效的完成浮點運算;二是精度,即浮點運算能夠提供多少位的有效數字。 計算機性價比的提高以及可編程邏輯器件的出現,對傳統的數字電子系統設計方法進行了變革。FPGA(Field Programmable Gate Array,現場可編程門陣列)讓設計師通過設計芯片來實現電子系統的功能,將傳統的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能,適用于高速、高密度,如運算器、數字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用,本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器,主要目的是通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能。 (1)給出系統的整體框架設計和各模塊的實現,包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程; (2)通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能; (3)在Xilinx ISE環境下,對系統的主要模塊進行開發設計及功能仿真,驗證了基于FPGA的浮點運算。
上傳時間: 2013-04-24
上傳用戶:咔樂塢
為適應組合導航計算機系統的微型化、高性能度的要求,拓寬導航計算機的應用領域,本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協同合作的導航計算機系統。 論文在闡述了組合導航計算機的特點和應用要求后,提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合;DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發,且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次,詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制,將采集處理按照功能劃分四個相對獨立的任務,這些任務在DSP/BIOS的調度下,按照用戶指定的優先級運行,大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上,本文首先討論了系統硬件整體設計和軟件開發流程;其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作,涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊;最后,對導航計算機系統進行了聯合調試工作,并對各個模塊進行了詳細的功能測試與驗證,完成了微型導航計算機系統的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求,適應了其高性能、低成本、低功耗的發展方向。
上傳時間: 2013-04-24
上傳用戶:lishuoshi1996
本文分析了數字音頻處理技術中數字濾波器的各種傳統實現算法,尤其是研究了FIR數字濾波器的實現算法,在分析了數字濾波器的傳統算法的基礎上,針對家用和便攜式音頻處理系統,提供一種基于FPGA的音頻處理器的實現方案,以適應便攜式和家用設備對處理器體積和功耗小的發展要求.該方案對實現N階FIR數字濾波器的傳統算法進行了改良,將濾波器的系數用浮點數表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現濾波功能,現在僅需要若干次加法和移位運算就可以實現,很大程度降低了設計的復雜度和系統功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現了音頻處理器各個模塊的設計.
上傳時間: 2013-06-02
上傳用戶:cknck
FFT/IFFT是時域信號與頻域信號之間轉換的基本運算,是數字信號處理的核心工具之一,因此,它廣泛地應用于許多領域。在數字化的今天,不論是在通信領域還是在圖像處理領域,對數字信號處理的速度、精度和實時性要求不斷提高。為滿足不斷提高的要求,國內外不斷地推出各種FFT/IFFT處理器,主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復編程的特點及豐富資源,所以它受到廣泛的關注。 本論文就是一種基于FPGA實現浮點型數據的FFT及IFFT處理器,該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結構,這種結構可以使各級運算并行處理,對輸入進來的數據進行連續處理,提高了運算速度,滿足了系統的實時性要求;另外處理器所處理的數據是32位浮點型的,因此它同時提高了運算的精度。
上傳時間: 2013-07-12
上傳用戶:cuicuicui
DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.
上傳時間: 2013-06-20
上傳用戶:小碼農lz
在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算,但其計算精度有限。隨著現場可編程門陣(FPGA)的迅速發展,可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式,完成基于FPGA的幾種常用浮點運算器的VHDL設計,包括浮點數與定點數之間的相互轉換,浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術,并在某些方面優化算法,提高了運算器的性能。在此基礎上討論浮點運算器的應用,通過調用自主開發的浮點乘、加模塊設計浮點FIR濾波器,并將其應用于正交中頻采樣,結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器,在FPGA中實現高精度的FFT處理。
上傳時間: 2013-05-20
上傳用戶:hechao3225
8051系列是至今為止最成功的單片機之一,在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構,包括硬件模塊、指令系統、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊,每個模塊的功能與設計,同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器,文章介紹了IEEE浮點數的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現的功能,然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后,文章介紹了如何將浮點運算器集成到8051上,包括硬件上的數據線接口和控制線接口,以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程,可以清楚地看到,與KeilC51軟件庫的浮點運算相比,加法運算從186個時鐘周期減少到4個時鐘周期,減法運算從200個時鐘周期減少到4個時鐘周期,乘法運算從241個時鐘周期減少到4個時鐘周期,而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期,可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數據論文網’’上搜索過,都沒有發現有類似的設計,帶硬件浮點運算器的8051可謂是一次創新,希望在實際應用中能有用武之地。
上傳時間: 2013-04-24
上傳用戶:13081287919
·內容簡介:以數字信號處理器(DSP)為核心的實時數字信號處理技術正在迅猛發展,各種類型的DSP分別適應了不同領域的應用要求。本書根據當今最新的DSP和外圍器件技術水平,著重介紹了國內外最常用的4種定點和浮點DSP的原理和應用;全面介紹了DSP的結構特點、指令體系、軟件編程、硬件設計和軟硬件調試方法;結合具體實例講述了如何針對不同應用場合,設計DSP的軟硬件。 &n
上傳時間: 2013-04-24
上傳用戶:tyg88888
·期刊論文:基于Sobel算子數字圖像的邊緣檢測
上傳時間: 2013-06-22
上傳用戶:wangdean1101
·歐洲G3的語音壓縮標準GSMAMR的C語言浮點算法的標準源程序
上傳時間: 2013-05-27
上傳用戶:zhouli