拋物型方程古典&c-n格式差分算法 dasdsadsadasdsdsadas
標(biāo)簽： dasdsadsadasdsdsadas c-n 方程 差分
上傳時(shí)間： 2013-12-31
上傳用戶：tb_6877751
設(shè)計(jì)一個(gè)有 N個(gè)進(jìn)程共行的進(jìn)程調(diào)度程序。 進(jìn)程調(diào)度算法：采用最高優(yōu)先數(shù)優(yōu)先的調(diào)度算法（即把處理機(jī)分配給優(yōu)先數(shù)最高的進(jìn)程）和先來(lái)先服務(wù)算 法。 每個(gè)進(jìn)程有一個(gè)進(jìn)程控制塊（ PCB）表示。進(jìn)程控制塊可以包含如下信息：進(jìn)程名、優(yōu)先數(shù)、到達(dá)時(shí)間、 需要運(yùn)行時(shí)間、已用CPU時(shí)間、進(jìn)程狀態(tài)等等。
標(biāo)簽： 進(jìn)程 PCB 優(yōu)先數(shù) 調(diào)度算法
上傳時(shí)間： 2014-01-30
上傳用戶：362279997
MUSIC算法的仿真及性能分析：信源數(shù)N=3，分別來(lái)自于 =-10度， =0度， =10度；信源為相互獨(dú)立幅度相同的信號(hào)；噪聲為服從高斯分布的獨(dú)立噪聲；均勻等距直線陣，陣元數(shù)為8，波長(zhǎng) ；
上傳時(shí)間： 2017-09-03
上傳用戶：lijianyu172
利用遺傳算法求解TSP問(wèn)題。TSP問(wèn)題描述如下：給定一組n個(gè)城市和他們兩兩之間地直達(dá)距離，尋找一條閉合的旅程，使得每個(gè)城市剛好經(jīng)過(guò)一次而且總的旅行距離最短。
上傳時(shí)間： 2017-09-04
上傳用戶：ryb
基于 Ma t l a b語(yǔ)言的遺傳算法工具箱支持二進(jìn)制和浮點(diǎn)數(shù)編碼方式， 并且提供了多種選擇、 交叉、 變異的方法。 通過(guò)具體實(shí)例對(duì) Ma t l a b的遺傳 算法工具箱的用法進(jìn)行 了說(shuō) 明介紹.
上傳時(shí)間： 2017-09-05
上傳用戶：671145514
一般背包問(wèn)題的貪心算法 Dijkstra算法求解單源最短路徑問(wèn)題 N皇后問(wèn)題 Prim算法 Kruskal算法代碼
標(biāo)簽： Dijkstra Kruskal 算法 Prim
上傳時(shí)間： 2017-09-12
上傳用戶：xg262122
是1-n-1和2-n-1型的基于MATLAB的標(biāo)準(zhǔn)BP算法程序，加入了動(dòng)量項(xiàng)，以便獲得更好的訓(xùn)練效果
標(biāo)簽： MATLAB BP算法 標(biāo)準(zhǔn) 程序
上傳時(shí)間： 2014-01-05
上傳用戶：sevenbestfei
OptimizedQuickSort 理論上快速排序的平均時(shí)間復(fù)雜度是nlgn.最差是n^2. 但實(shí)際實(shí)現(xiàn)中可能表現(xiàn)的不如插入排序等其他算法。
標(biāo)簽： OptimizedQuickSort nlgn 快速排序 平均時(shí)間
上傳時(shí)間： 2014-01-13
上傳用戶：R50974
隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng)，要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù)，具有表述范圍寬，有效精度高等優(yōu)點(diǎn)，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)算和信號(hào)處理等領(lǐng)域有著廣泛的應(yīng)用。對(duì)浮點(diǎn)運(yùn)算的要求主要體現(xiàn)在兩個(gè)方面：一是速度，即如何快速有效的完成浮點(diǎn)運(yùn)算；二是精度，即浮點(diǎn)運(yùn)算能夠提供多少位的有效數(shù)字。 計(jì)算機(jī)性價(jià)比的提高以及可編程邏輯器件的出現(xiàn)，對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)讓設(shè)計(jì)師通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。FPGA可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能，適用于高速、高密度，如運(yùn)算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)領(lǐng)域。 鑒于FPGA技術(shù)的特點(diǎn)和浮點(diǎn)運(yùn)算的廣泛應(yīng)用，本文基于FPGA將浮點(diǎn)運(yùn)算結(jié)合實(shí)際應(yīng)用設(shè)計(jì)一個(gè)觸摸式浮點(diǎn)計(jì)算器，主要目的是通過(guò)VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開(kāi)方等基本運(yùn)算功能。 (1)給出系統(tǒng)的整體框架設(shè)計(jì)和各模塊的實(shí)現(xiàn)，包括芯片的選擇、各模塊之間的時(shí)序以及控制、每個(gè)運(yùn)算模塊詳細(xì)的工作原理和算法設(shè)計(jì)流程； (2)通過(guò)VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開(kāi)方等基本運(yùn)算功能； (3)在Xilinx ISE環(huán)境下，對(duì)系統(tǒng)的主要模塊進(jìn)行開(kāi)發(fā)設(shè)計(jì)及功能仿真，驗(yàn)證了基于FPGA的浮點(diǎn)運(yùn)算。
標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器
上傳時(shí)間： 2013-04-24
上傳用戶：咔樂(lè)塢
矩陣運(yùn)算是描述許多工程問(wèn)題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn)，并且隨著動(dòng)態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義，能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性，本文主要針對(duì)某種體積小、運(yùn)算速度和性能要求很高的特殊場(chǎng)合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過(guò)系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語(yǔ)言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點(diǎn)和原理，討論了硬件設(shè)計(jì)方面重點(diǎn)對(duì)具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語(yǔ)言代碼方面內(nèi)容，確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法，在Quartus II平臺(tái)上對(duì)其仿真、記錄運(yùn)算結(jié)果，并對(duì)采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過(guò)幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測(cè)試，驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個(gè)領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時(shí)間： 2013-07-07
上傳用戶：xuanjie
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
