亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

活動策劃;應用;模板

  • 基于DSP的軟件無線電的數字調制技術研究與實現.rar

    近幾十年來,移動通信進入了飛速發(fā)展時期,它與人們的日常生活息息相關,已經成為了人們生活中的必需品,目前移動通信正處在由第二代向第三代過渡的階段。調制技術是移動通信中的一項關鍵技術,根據不同的無線信道的特點選擇合適的、高效的調制方式對移動通信系統(tǒng)的性能非常重要。軟件無線電技術的出現對于移動通信的發(fā)展起到了很大的推動作用,構建一個通用的、標準的、模塊化的硬件平臺,把以前用硬件實現的無線電功能用軟件來實現,大大地提高了通信系統(tǒng)的靈活性。用軟件無線電技術實現的數字調制靈活性好,可以通過空中下載實現不同的調制方式,從而適應不同的通信體制。 在閱讀了大量數字調制和軟件無線電的國內外文獻的基礎上,本文深入研究了各種數字調制方式的原理以及優(yōu)缺點,設計了一個軟件無線電平臺以實現相應的數字調制。該平臺以TI公司的DSP芯片TMS320VC5416為核心部分進行信號的處理用于實現數字調制算法,在外圍電路上擴展了ADC、DAC芯片分別構成前向數據采集模塊和后向調制信號處理模塊,同時用CPLD來構成邏輯控制模塊,主要實現地址分配、提供接口控制信號、輸入信息檢索功能、譯碼功能和分頻功能。在軟件設計方面,本設計分為整體邏輯控制和數字調制算法實現兩部分。在整體邏輯控制部分主要是針對CPID模塊進行整體邏輯控制的設計,在數字調制算法部分主要是在DSP模塊實現ASK、FSK、QPSK等數字調制算法的設計。 本軟件無線電平臺具有處理速度快、實時操作性強、存儲大量數據等優(yōu)點。 關鍵字:軟件無線電;數字調制;DSP;CPLD

    標簽: DSP 軟件無線電 數字調制

    上傳時間: 2013-04-24

    上傳用戶:zukfu

  • 能饋式交流電子模擬負載的研究.rar

    隨著電力電子技術的發(fā)展,各類電力電子裝置應運而生,這些產品在出廠前需要根據不同的需要進行相應的測試和校驗。傳統(tǒng)的負載測試存在著能耗大、靈活性差等諸多缺點,已經越來越不能滿足各種測試場合的要求,特別是一些要求用動態(tài)變化的負載、非線性負載、具有負阻特性的負載以及有源負載等測試場合。因此針對這一問題,本文利用電力電子技術結合計算機技術、控制技術等設計了一種通用的交流電子負載模擬裝置,以滿足各種測試場合的要求。 @@ 交流電子負載是一種可以模擬真實負載的電力電子裝置,它不但可以模擬傳統(tǒng)的線性負載,也可以模擬各種非線性負載、有源負載等其他形式的負載。目前國內外對電子負載的研究還不成熟,有些是使交流電源按照一定的功率放電,但是輸出電流卻與真實負載測試下的電流有較大的差別;而有些雖然能夠準確控制電源的放電電流取得和真實負載一樣的效果,但試驗電能完全被消耗掉,造成很大的浪費。本文研究的新型交流電子負載克服了以上電子負載方案的缺點,可以滿足各種試驗場合的測試需求,能夠在很大程度上減少能量浪費,豐富試驗樣式且節(jié)約試驗成本。 @@ 本文分析了能饋式交流電子負載的模擬原理,確定了采用中間直流環(huán)節(jié)的交-直-交主電路結構,其一端接待測交流電源,另一端接低壓交流電網。前級負載模擬環(huán)節(jié)和后級能量回饋環(huán)節(jié)均采用可四象限運行的電壓型PWM(Pulse Width Modulation)變換器。負載模擬環(huán)節(jié)直接與待測電源連接,采用電流滯環(huán)瞬時值比較方式,使電源輸出的實際電流信號準確、快速的跟蹤其指令電流信號值,使得電子負載對待測電源呈現設定的負載形式,完成電子負載的模擬功能;能量回饋環(huán)節(jié)與電網連接,通過控制輸出電流與電網電壓同頻、同相位,實現試驗電能的單位功率因數回饋電網的目的,變換器的控制采用常規(guī)的雙閉環(huán)控制方式,電流內環(huán)控制實際電流跟蹤指令值的變化,電壓外環(huán)通過控制輸出電流的大小使直流側母線電壓穩(wěn)定為設定指令值。 @@ 電子負載系統(tǒng)在負載模擬部分通過人機接口設定具體負載形式和負載屬性,為了更加準確快速的得到電流指令信號值,文中采用更加直接的數值計算方 法,由數字信號處理器實時計算出該給定負載模式下的指令電流值。使用交流小信號分析法得到了系統(tǒng)的頻域方塊圖,并對主電路元件參數以及調節(jié)器進行了優(yōu)化設計。針對大功率開關管開關頻率存在的限制,本文提出了幾種提高電流跟蹤精度的改進方法,取得了良好的效果。整個系統(tǒng)在PSIM平臺上進行了不同工作模式下的仿真,仿真結果表明方案切實可行。最后依據仿真方案設計基于TMS320F2812的控制系統(tǒng)和功率電路,使用PROTEL軟件進行了原理圖的繪制。@@關鍵詞:電子負載;能量回饋;電壓型變換器;滯環(huán)PWM電流控制;雙閉環(huán);PWM整流器

    標簽: 能饋式 交流電子 模擬負載

    上傳時間: 2013-05-26

    上傳用戶:saharawalker

  • 基于FPGA的數字圖像處理的研究.rar

    圖像是人類智能活動重要的信息來源之一,是人類相互交流和認識世界的主要媒體。隨著信息高速公路、數字地球概念的提出,人們對圖像處理技術的需求與日劇增,同時VLSI技術的發(fā)展給圖像處理技術的應用提供了廣闊的平臺。圖像處理技術是圖像識別和分析的基礎,所以圖像處理技術對整個圖像工程來說就非常重要,對圖像處理技術的實現的研究也就具有重要的理論意義與實用價值,包括對傳統(tǒng)算法的改進和硬件實現的研究。仿生算法的興起為圖像處理問題的解決提供了一條十分有效的新途徑;FPGA技術的發(fā)展為圖像處理的硬件實現提供了有效的平臺。 @@ 本文在詳細介紹鄰域圖像處理算法及其數據結構、遺傳算法和蟻群算法基本原理的基礎上,將其應用于圖像增強和圖像分割的圖像處理問題之中,并將其用FPGA技術實現。論文中采用遺傳算法自適應的確定非線性變換函數的參數對圖像進行增強,在采用FPGA來實現的過程中先對系統(tǒng)進行模塊劃分,主要分為初始化模塊、選擇模塊、適應度模塊、控制模塊等,然后利用VHDL語言描述各個功能模塊,為了提高設計效率,利用IP核進行存儲器設計,利用DSP Builder進行數學運算處理。時序控制是整個系統(tǒng)設計的核心,為盡量避免毛刺現象,各模塊的時序控制都是采用單進程的Moore狀態(tài)機實現的。在圖像分割環(huán)節(jié)中,圖像分割問題轉換為求圖像的最大熵問題,采用蟻群算法對改進的最大熵確定的適應度函數進行優(yōu)化,并對基于FPGA和蟻群算法實現圖像分割的各個模塊設計進行了詳細介紹。 @@ 對實驗結果進行分析表明遺傳算法和蟻群算法在數字圖像處理中的使用明顯改善了處理的效果,在利用FPGA實現遺傳算法和蟻群算法的整個設計過程中由于充分發(fā)揮了FPGA的并行計算能力及流水線技術的應用,大大提高算法的運行速度。 @@關鍵詞:圖像處理;遺傳算法;蟻群算法;FPGA

    標簽: FPGA 數字圖像處理

    上傳時間: 2013-06-03

    上傳用戶:小火車啦啦啦

  • 基于FPGA的MIPS_CPU的設計.rar

    本文完成了對MIPS-CPU的指令集確定,流水線與架構設計,代碼編寫,并且在x86計算機上搭建了稱為gccmips_elf的仿真系統(tǒng),完成了對MIPS-CPU硬件系統(tǒng)的模擬仿真,最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定,完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態(tài)轉移圖;根據MIPS-CPU的指令集的模式,完成了對不同模式下的指令的分析,給出了相應的取指,譯碼,產生新的程序存儲器尋址地址,執(zhí)行,數據存儲器與寄存器文件回寫的控制信號,完成取指令模塊,譯碼模塊,執(zhí)行模塊,數據回寫等模塊代碼的編寫,從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險,分析了在不同流水線階段可能存在的競爭與冒險,對引起競爭與冒險的原因進行了確定,并通過增加一些電路邏輯來避免競爭與冒險的發(fā)生,完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫,從而解決了競爭與冒險的問題,使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺的搭建,該仿真器用來對應用程序進行編譯,鏈接與執(zhí)行,生成相應匯編語言程序以及向量文件(16進制機器碼);并且同時產生相關的Modelsim仿真,及Quartus II下載驗證的文件。本設計利用該仿真系統(tǒng)來評估設計的MIPS-CPU的硬件系統(tǒng),模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證,對設計的MIPS-CPU的資源使用,關鍵路徑上的時序,布線情況進行了分析,最終完成各個指標的檢查,并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試,結果表明設計的MIPS-CPU功能正常,滿足約束,指標正確。 @@關鍵詞 MIPS;流水線;競爭與冒險;仿真器;FPGA

    標簽: MIPS_CPU FPGA

    上傳時間: 2013-07-31

    上傳用戶:gjzeus

  • 高速實時信號處理系統(tǒng)的FPGA軟件設計與實現.rar

    隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高,基于軟件無線電技術的現代通信與信息處理系統(tǒng)也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統(tǒng)作為其應用平臺,把盡可能多的無線及個人通信和信號處理的功能用軟件來實現,從而將無線通信新系統(tǒng)、新產品的開發(fā)逐步轉移到軟件上來。另一方面,現代信號處理系統(tǒng)對數據的處理速度、處理精度和動態(tài)范圍的要求也越來越高,需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構,其中DSP主要負責完成系統(tǒng)通信和基帶信號處理算法,而FPGA主要完成信號預處理等前端算法,并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構。綜合考慮各方面因素,作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統(tǒng)信號處理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口,包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外,作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當中以擴展系統(tǒng)音視頻信號處理能力,體現系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要,作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統(tǒng),完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制,并利用片內集成的三態(tài)以太網MAC硬核模塊,實現了系統(tǒng)與上位PC機之間的以太網通信鏈路。此外,為擴展系統(tǒng)功能,適應未來可能的軟件升級,進一步提高系統(tǒng)的通用性,還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后,作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設計的關鍵技術和基本的設計方法,充分體現了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關鍵詞:高速實時信號處理;FPGA;Virtex-5;嵌入式系統(tǒng);MicroBlaze

    標簽: FPGA 實時信號 處理系統(tǒng)

    上傳時間: 2013-05-17

    上傳用戶:wangchong

  • 基于FPGA的QAM調制解調技術研究.rar

    眾所周知,信息傳輸的核心問題是有效性和可靠性,調制解調技術的發(fā)展正是體現了這一思想。從最早的模擬調幅調頻技術的日益完善,到現在數字調制技術的廣泛運用,使得信息的傳輸更為有效和可靠。QAM調制作為一種新的調制技術,因其具有很高的頻帶利用率而得到了廣泛的應用。 本文對基于FPGA的16QAM調制解調進行了討論和研究。首先對16QAM調制解調原理進行了闡述,建立了16QAM調制解調系統(tǒng)的數學模型,然后通過分析提出了基于FPGA的16QAM調制解調系統(tǒng)的設計方案。最后編寫Verilog代碼實現了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417,并通過軟件編程對其進行了相關調試。文中詳細介紹了基帶成形濾波器、載波恢復和定時同步的基本原理及其設計方法。首先用Matlab對整個16QAM系統(tǒng)進行了軟件仿真;然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關鍵算法的編寫、行為仿真和綜合,最后詳細闡述了異步串口(UART)的FPGA實現,把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。

    標簽: FPGA QAM 調制解調

    上傳時間: 2013-04-24

    上傳用戶:talenthn

  • 基于CPLD/FPGA的IP核設計

    本文介紹了一個基于CPLD/FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎上,探討了知識產權復用理念,MCU的復雜化設計以及數字信號傳輸與處理的速度要求。結合國內外對CPLD/FPGA的使用現狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的理念并提出了設計實現方法和設計實例。課題的設計目標為開發(fā)一個基于CPLD/FPGA的USBIP模塊,實現開發(fā)板與PC機之間的USB通信。設計過程首先進行硬件設計,在FPGA開發(fā)板上開發(fā)擴展板;其次用ISE開發(fā)軟件進行FPGA數字化設計;在軟件開發(fā)完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上,實現FPGA開發(fā)板與PC機之間的通信。 該設計具有很高的實用性,它進一步擴大了可編程芯片的領地,將復雜專有芯片擠向高端和超復雜應用;它使得IP資源復用理念得到更普遍的應用;為基于FPGA的嵌入式系統(tǒng)設計提供了廣闊的思路。

    標簽: CPLD FPGA IP核

    上傳時間: 2013-07-05

    上傳用戶:隱界最新

  • 智能摩托車防盜報警器的設計

    用單片機EM78P153對摩托車防盜報警器的震動傳感器信號進行處理,可大大降低誤報率。用無線遙控器設定摩托車的工作狀態(tài):報警監(jiān)控狀態(tài);測試狀態(tài);解除狀態(tài)。用無線數字編碼傳輸報警信號,無線接收器放

    標簽: 摩托 防盜報警器

    上傳時間: 2013-04-24

    上傳用戶:silenthink

  • 基于ARM的聲學海流剖面儀信號模擬器研制及回波信號處理

    隨著海洋勘測技術的發(fā)展,研制高性能的海洋測流儀器越來越重要。多普勒聲學海流剖面儀就是一種非常重要的用來測量海流速度的儀器。在調試多普勒聲學海流剖面儀的過程中,多普勒聲學海流剖面儀信號模擬器是很重要的設備,它是數字模擬技術與多普勒聲學技術相結合的產物,它通過模擬的方法產生聲學海流剖面儀回波信號,以便在不具備實際海洋情況的條件下,可以在實驗室環(huán)境中對聲學海流剖面儀的樣機進行系統(tǒng)調試。在此情況下,本文研制了一種聲學海流剖面儀信號模擬器,并對聲學海流剖面儀回波信號接收過程中使用的算法進行了研究。 本文首先比較了多普勒聲學海流剖面儀的發(fā)射信號與接收信號之間的關系,分析了產生多普勒頻移的原因。選用直接數字頻率合成技術(DDS)生成多普勒聲學海流剖面儀調試所需要的回波信號o DDS技術克服了傳統(tǒng)信號源的頻率精度不高和頻率不穩(wěn)等問題。本文選用專用DDS芯片AD9833來實現回波信號的產生,利用ARM嵌入式技術對輸出信號進行控制。 信號模擬器以S3C2410處理器為核心構建了硬件平臺,采用核心板與擴展板相結合的硬件結構。核心板主要包括了存儲系統(tǒng)、網絡接口和各種通訊接口。其主要功能是存儲大量數據信號和通訊功能;擴展電路包括了16路DDS信號輸出及信號調理電路,可以通過軟件來配置16路信號相應的工作狀態(tài)及選擇信號輸出形式。硬件設計預留了一定數量的I/O接口以備將來擴展之用。 建立嵌入式Linux開發(fā)環(huán)境;并分析BootLoader啟動機制,移植VIVI;通過配置內核相關文件,移植Linux2.4.18內核到模擬器系統(tǒng);編寫16路DDS的驅動程序;設計了模擬器的上位機通訊程序及用應程序;對系統(tǒng)進行了軟硬件調試,調試結果表明模擬器完全能夠模擬聲學海流剖面儀的回波信號。 最后,結合回波信號形式,采用基帶解調、復相關等技術對接收回波信號所使用的算法進行了研究,估算出多普勒頻移,配合了調試海流剖面儀樣機工作的進行。該模擬器不但可以模擬回波信號,還可以作為發(fā)射信號來用,大大提高了模擬器的實用性。關鍵詞:聲學海流剖面儀;S3C2410; AD9833;嵌入式Linux;回波信號

    標簽: ARM 聲學 信號模擬器 信號處理

    上傳時間: 2013-04-24

    上傳用戶:prczsf

  • CCSDS圖像壓縮算法與AES加密算法的FPGA實現研究

    本文以星載圖像數據的壓縮與加密為背景,對CCSDS圖像壓縮算法和AES數據加密算法做了深入研究。文章的主要工作包括: (1)實現了CCSDS圖像壓縮算法的C程序,并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領域做了簡單的對比; (2)對原始CCSDS圖像壓縮算法進行了改進。實驗結果表明,改進后的算法在提升算法性能的同時,降低了算法的復雜度; (3)研究了AES數據加密標準,并實現了該算法的C程序; (4)用VerilogHDL語言實現了CCSDS圖像壓縮算法和AES數據加密算法的編碼器; (5)在FPGA硬件平臺上,驗證了這兩種算法編碼器的正確性和有效性。

    標簽: CCSDS FPGA AES 圖像壓縮

    上傳時間: 2013-04-24

    上傳用戶:pwcsoft

主站蜘蛛池模板: 东方市| 丹凤县| 湘阴县| 北流市| 常山县| 泰宁县| 睢宁县| 林口县| 富民县| 秭归县| 聂荣县| 沐川县| 屏东县| 田林县| 池州市| 雷波县| 绥宁县| 彭阳县| 紫金县| 凤庆县| 同江市| 泰安市| 荥经县| 武山县| 陵川县| 喀喇沁旗| 波密县| 金塔县| 太原市| 济阳县| 东台市| 六安市| 鄂托克前旗| 无极县| 香格里拉县| 禹城市| 台前县| 涿鹿县| 滨海县| 陆良县| 旺苍县|