全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時間： 2013-10-27
上傳用戶：comer1123
賽靈思FPGA芯片論文，值得一看。
標(biāo)簽： FPGA 賽靈思 芯片架構(gòu) 分
上傳時間： 2014-12-28
上傳用戶：1583264429
在點(diǎn)對多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時,工作過程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。
上傳時間： 2013-11-02
上傳用戶：zhf01y
提出了一種基于FPGA的多級小波逆變換的高速、實(shí)時的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時處理的要求,并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
標(biāo)簽： 多級 小波逆變換 實(shí)時系統(tǒng) 方案
上傳時間： 2014-12-28
上傳用戶：Zero_Zero
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時間： 2013-11-06
上傳用戶：liu123
根據(jù)在線心電信號自動分析系統(tǒng)的實(shí)時性要求，提出了一種基于現(xiàn)場可編程門陣列的QRS波檢測解決方案和硬件結(jié)構(gòu)。該方案采用離散小波變換（DWT）算法結(jié)合閾值檢測算法進(jìn)行特征點(diǎn)提取，克服了傳統(tǒng)算法受噪聲、基漂、雜波等影響的缺點(diǎn)，邏輯簡單，適合硬件實(shí)現(xiàn)。
標(biāo)簽： FPGA QRS 檢測系統(tǒng)設(shè)計(jì)
上傳時間： 2014-12-28
上傳用戶：13788529953
傳統(tǒng)波分與OTN介紹
上傳時間： 2013-10-17
上傳用戶：我累個乖乖
ADSL的濾除雜波干擾，提高速率
上傳時間： 2014-11-26
上傳用戶：hsfei8
對5.8 GHz回旋波整流器的高頻互作用區(qū)進(jìn)行了設(shè)計(jì)與研究；運(yùn)用CST對回旋波整流器高頻互作用區(qū)的場分布狀況進(jìn)行了仿真；并運(yùn)用MAGIC對其進(jìn)行了粒子模擬。最后，設(shè)計(jì)出了工作在5.8 GHz，具有高能量轉(zhuǎn)換效率的回旋波整流器高頻互作用區(qū)
上傳時間： 2013-11-13
上傳用戶：suicoe
新一代運(yùn)營商級的EOC單芯片接入解決方案。
上傳時間： 2014-12-29
上傳用戶：qazxsw
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
