新版本無人機.刷機用借助此實際應用程序，管理無人機的所有區域，例如電動機，GPS，傳感器，陀螺儀，接收器，端口和固件INAV-Chrome 的配置器中的新功能：修復了導致加速度計校準失敗的錯誤支持DJI FPV系統配置輸出選項卡中的怠速節氣門和馬達極現在可以在“混合器”選項卡中選擇“漫遊者”和“船用”平臺。 固件方面的支持仍然有限！閱讀完整的變更日誌 在過去的幾年中，無人駕駛飛機取得了相當大的進步，越來越多的人能夠獲取和使用無人機。 不用說，無人機可以基於特定固件在一組命令上運行。 在這方面， 用於Chrome的INAV-Configurator隨附的工具可幫助您輕鬆配置無人機的各個方面。支持多種硬件配置首先要提到的一件事是，要求Google Chrome瀏覽器能夠訪問INAV-Chrome的配置器功能。 儘管它已集成到Chrome中，但它可以作為獨立應用程序運行，甚至可以脫機使用，而與瀏覽器無關。 您甚至可以從Google Apps菜單為其創建桌面快捷方式。不用說，另一個要求是實際的飛行裝置。 該應用程序支持所有支持INAV的硬件配置，例如Sirius AIR3，SPRacingF3，Vortex，Sparky，DoDo，CC3D / EVO，Flip32 / + / Deluxe，DragonFly32，CJMCU Microquad，Chebuzz F3，STM32F3Discovery，Hermit ，Naze32 Tricopter框架和Skyline32。該窗口非常直觀，並提供各種令人印象深刻的提示和文檔。 在上方的工具欄上，您可以找到連接選項，這些選項可以通過COM端口，手動選擇或無線模式進行。 您也可以選擇自動連接。 連接後，您可以在上方的工具欄中查看設備的功能，並在側面板中輕鬆瀏覽配置選項。管理傳感器，電機，端口和固件本。
標簽： configurator 無人機
上傳時間： 2022-06-09
上傳用戶：
永磁電動機相比其他類型的電動機其性能指標突出，將廣泛應用于各個行業。但是隨著電機工業朝著大容量、高功率密度、小體積的趨勢發展，永磁電動機溫升與其它各項指標在配合上發生了分歧。為了解決這些問題，就要對永磁電機進行合理的冷卻設計及溫度計算。永磁電機的溫升計算除了要考察定子繞組處的受熱，同時也要兼顧永磁體的溫度情況‰本文對永磁電機的溫度計算及冷卻系統進行了如下分析設計： 首先，通過電磁學與傳熱學、流體力學等邊緣學科，對永磁電機進行溫度場分析。其中對自冷徑向永磁電機溫度場進行詳細地分析與計算。利用等效熱網絡法，即離散網格，使參數集中化，列出方程組，解出各剖分點的溫度值。采用與其相對應的經驗公式及實驗結果確定永磁電機的散熱系數。 其次對徑向永磁電機的損耗分布進行說明，不僅從數量上對槽內繞組損耗和端部繞組損耗做出了區分，而且從理論上對定子軛部和定子齒部的損耗進行分析，以確保在損耗分布上盡量使誤差減少。其次利用ANSYS、ANSOFT軟件，采用有限元方法對永磁電機穩態、瞬態時的溫度分布情況進行分析。利用上述方法對TYJS機床電機4.4kW-3000進行分析，比較其理論值與實驗值之問的誤差，結果比較滿意。 最后，本文對5kW-450雙定子-單轉子盤式電機的溫度場進行分析。由于徑向電機與盤式電機在結構上的區別，分別對盤式電機的損耗分布、散熱系數的求取等不同之處與徑向電機進行比較。對盤式電動機外部冷卻系統的設計上，采用假定系數法，反推風扇結構，合理地設計了該樣機的冷卻系統。通過以上的分析，能夠較準確計算電機的溫度值，從中得出其局部過熱點。這樣給電機的改進和研制都帶來了方便。
上傳時間： 2013-06-14
上傳用戶：szchen2006
太陽能作為一種新型能源以其清潔、儲量大、無污染等優點使其利用越來越受到人們的重視,而光伏發電技術的應用更是人們普遍關注的焦點。本文主要研究了光伏并網發電系統的控制方法。由于目前光伏電池的價格高,轉換效率比較低,為了降低系統造價和有效的利用太陽能,對光伏并網系統的控制方法的研究顯得尤為重要。 本文針對光伏并網發電系統的特點,將其分為三部分進行研究。研究了光伏電池的工作原理及輸出特性,在此基礎上建立了其仿真模型。利用PSIM仿真軟件對不同環境及不同日照強度下的太陽能電池輸出特性進行了仿真。仿真與實測數據的對比驗證了其仿真模型的正確性,為后續的仿真奠定基礎。 光伏板的最大功率點的控制是實現光伏并網高效率的輸出的必要條件。采用基于模糊控制的方法求取最大功率點驅動boost升壓變換器,用以實現最大功率點跟蹤和控制。針對電導增量法和干擾法的不足,研究了基于模糊控制的方法。從仿真及實驗的結果均能看出系統的穩態功率損耗大大縮小,提高了其穩態性能。 闡述了并網逆變器的工作原理和控制策略。基于逆變控制方法的研究,對系統進行了仿真與實驗。其中控制方法采用電流滯環跟蹤控制。從仿真及實驗結果中可以看出實現了輸出功率因數為1的控制目標。 開發了光伏并網的實驗系統,設計了基于DSP的最大功率點控制系統和逆變并網系統。實驗結果表明,本文采用的控制策略和設計方法是可行有效的,主電路和控制電路的設計是合理的。
上傳時間： 2013-07-28
上傳用戶：yepeng139
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項及必須處理走線的特性阻抗才可以讓系統穩定。
上傳時間： 2013-06-14
上傳用戶：夢雨軒膂
遺傳算法是一種基于自然選擇原理的優化算法，在很多領域有著廣泛的應用。但是，遺傳算法使用計算機軟件實現時，會隨著問題復雜度和求解精度要求的提高，產生很大的計算延時，這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應用。為了提升運行速度，可以使用FPGA作為硬件平臺，設計數字系統完成遺傳算法。和軟件實現相比，硬件實現盡管在實時性和并行性方面具有很大優勢，但同時會導致系統的靈活性不足、通用性不強。本文針對上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊：系統功能模塊和算子功能模塊。針對不同問題，可以在保持系統功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺，使用VerilogHDL語言實現了偽隨機數發生模塊、隨機數接口模塊、存儲器接口/控制模塊和系統控制模塊等系統功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉變異算子模塊等遺傳算法功能模塊，構建了系統功能構架和遺傳算子庫。該設計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性，而且維持了系統架構的穩定。本文設計了多峰值、不連續、不可導函數的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據測試結果，該硬件平臺表現良好，所求取的最優解誤差均在1％以內。相對于軟件實現，該系統在求解一些復雜問題時，速度可以提高2個數量級。最后，本文使用FPGA實現了粗粒度并行遺傳算法模型，并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎上提高了近1倍，取得了顯著的效果。關鍵詞：遺傳算法，硬件實現，并行設計，FPGA，TSP
上傳時間： 2013-06-15
上傳用戶：hakim
任何雷達接收器所接收到的回波(echo)訊號，都會包含目標回波和背景雜波。雷達系統的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環境中偵測到目標。傳統上都會使用短週期脈衝波和寬頻FM 脈衝來達到上述目的。
上傳時間： 2014-12-23
上傳用戶：zhqzal1014
高可用性繫統常常采用雙路饋送功率分配，旨在實現冗餘並增強系統的可靠性。“或”二極管把兩路電源一起連接在負載點上，最常用的是肖特基二極管，目的在於實現低損耗
上傳時間： 2013-10-19
上傳用戶：BOBOniu
CMOS 邏輯系統的功耗主要與時脈頻率、系統內各閘極輸入電容及電源電壓有關，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運作速度，因此系統時脈頻率可升高至 Ghz 範圍。
上傳時間： 2013-10-14
上傳用戶：immanuel2006
第一章 序論……………………………………………………………6 1- 1 研究動機…………………………………………………………..7 1- 2 專題目標…………………………………………………………..8 1- 3 工作流程…………………………………………………………..9 1- 4 開發環境與設備…………………………………………………10 第二章 德州儀器OMAP 開發套件…………………………………10 2- 1 OMAP介紹………………………………………………………10 2-1.1 OMAP是什麼?…….………………………………….…10 2-1.2 DSP的優點……………………………………………....11 2- 2 OMAP Architecture介紹………………………………………...12 2-2-1 OMAP1510 硬體架構………………………………….…12 2-2.2 OMAP1510軟體架構……………………………………...12 2-2.3 DSP / BIOS Bridge簡述…………………………………...13 2- 3 TI Innovator套件 -- OMAP1510 ……………………………..14 2-2.1 General Purpose processor -- ARM925T………………...14 2-2.2 DSP processor -- TMS320C55x …………………………15 2-2.3 IDE Tool – CCS …………………………………………15 2-2.4 Peripheral ………………………………………………..16 第三章 在OMAP1510上建構Embedded Linux System…………….17 3- 1 嵌入式工具………………………………………………………17 3-1.1 嵌入式程式開發與一般程式開發之不同………….….17 3-1.2 Cross Compiling的GNU工具程式……………………18 3-1.3 建立ARM-Linux Cross-Compiling 工具程式………...19 3-1.4 Serial Communication Program………………………...20 3- 2 Porting kernel………………………………………………….…21 3-2.1 Setup CCS ………………………………………….…..21 3-2.2 編譯及上傳Loader…………………………………..…23 3-2.3 編譯及上傳Kernel…………………………………..…24 3- 3 建構Root File System………………………………………..…..26 3-3.1 Flash ROM……………………………………………...26 3-3.2 NFS mounting…………………………………………..27 3-3.3 支援NFS Mounting 的kernel…………………………..27 3-3.4 提供NFS Mounting Service……………………………29 3-3.5 DHCP Server……………………………………………31 3-3.6 Linux root 檔案系統……………………………….…..32 3- 4 啟動及測試Innovator音效裝置…………………………..…….33 3- 5 建構支援DSP processor的環境…………………………...……34 3-5.1 Solution -- DSP Gateway簡介……………………..…34 3-5.2 DSP Gateway運作架構…………………………..…..35 3- 6 架設DSP Gateway………………………………………….…36 3-6.1 重編kernel……………………………………………...36 3-6.2 DEVFS driver…………………………………….……..36 3-6.3 編譯DSP tool和API……………………………..…….37 3-6.4 測試……………………………………………….…….37 第四章 MP3 Player……………………………………………….…..38 4- 1 MP3 介紹………………………………………………….…….38 4- 2 MP3 壓縮原理……………………………………………….….39 4- 3 Linux MP3 player – splay………………………………….…….41 4.3-1 splay介紹…………………………………………….…..41 4.3-2 splay 編譯………………………………………….…….41 4.3-3 splay 的使用說明………………………………….……41 第五章 程式改寫………………………………………………...…...42 5-1 程式評估與改寫………………………………………………...…42 5-1.1 Inter-Processor Communication Scheme…………….....42 5-1.2 ARM part programming……………………………..…42 5-1.3 DSP part programming………………………………....42 5-2 程式碼………………………………………………………..……43 5-3 雙處理器程式開發注意事項…………………………………...…47 第六章 效能評估與討論……………………………………………48 6-1 速度……………………………………………………………...48 6-2 CPU負載………………………………………………………..49 6-3 討論……………………………………………………………...49 6-3.1分工處理的經濟效益………………………………...49 6-3.2音質v.s 浮點與定點運算………………………..…..49 6-3.3 DSP Gateway架構的限制………………………….…50 6-3.4減少IO溝通……………….………………………….50 6-3.5網路掛載File System的Delay…………………..……51 第七章 結論心得…
上傳時間： 2013-10-14
上傳用戶：a471778
