EDA的工具介紹(WORD檔)<沒有解壓縮密碼>
標簽： WORD EDA lt gt
上傳時間： 2013-12-25
上傳用戶：tedo811
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
每對節點間最短路徑 Floyd-Warshall 算法 D[i,j]表示從i到j的最短距離； P[i,j]表示從i到j的最短路徑上j 的父節點
標簽： Floyd-Warshall 節點 最短路徑 算法
上傳時間： 2013-11-29
上傳用戶：來茴
設計VHDL24小時的時鐘，去除了按鍵彈跳現象
標簽： VHDL 24
上傳時間： 2013-12-23
上傳用戶：hzy5825468
Oracle9iデータベース物理設計方針表領域編
標簽： Oracle9i 物理
上傳時間： 2015-05-23
上傳用戶：liansi
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: 為確保產品之製造性, R&D在設計階段必須遵循Layout相關規範, 以利製造單位能順利生產, 確保產品良率, 降低因設計而重工之浪費.
標簽： Layout 1.70 Rule PCB
上傳用戶：it男一枚
java 的jdk 的書籍j ava 的jdk 的書籍
標簽： jdk java ava 書籍
上傳時間： 2013-12-02
上傳用戶：時代電子小智
LVDS技術： 低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論
標簽： LVDS 差分 模 系統
上傳時間： 2014-01-13
上傳用戶：stvnash
某些系統（比如 UNIX ）不支持方向鍵 如果發生這種情況請使用（J、L、I、K）代替 建議使用 133MHZ 或以上的機器 并配有 NETSCAPE 4.X 或 INTERNET EXPLORER 3.X. 對于較慢的機器請切換到 WIREFRAME 模式 通過按 “F” 鍵實現 . 再按一次 “F” 鍵切換會 SOLID RENDERING 模式。
標簽： INTERNET NETSCAPE EXPLO UNIX
上傳時間： 2013-12-31
上傳用戶：cursor
J.LB.PurchaseStore絡購物系統網絡購物系統
標簽： PurchaseStore LB 系統網絡
上傳時間： 2014-01-06
上傳用戶：cc1015285075
蟲蟲下載站版權所有 京ICP備2021023401號-1
