jsp應(yīng)用開發(fā)詳解（第三版）源碼，最新版書籍配套的源代碼！，解壓縮后是個(gè)iso文件，請(qǐng)用虛擬光驅(qū)打開
標(biāo)簽： jsp 應(yīng)用開發(fā) 源碼
上傳時(shí)間： 2016-10-05
上傳用戶：lo25643
大量篇幅介紹VxD 程式設(shè)計(jì)的技術(shù)與實(shí)作細(xì)節(jié)（包括 Plug & Play device, Communication Driver, Serial Port, VCOMM, IOS, IFS... ）。其內(nèi)容之詳盡豐富，技術(shù)之深刻紮 實(shí)，實(shí)在是這個(gè)領(lǐng)域的罕見好書
標(biāo)簽： Communication Driver Serial device
上傳時(shí)間： 2016-12-31
上傳用戶：tzl1975
電子報(bào)軟體. 你想輕輕鬆鬆的寄送電子報(bào) 功能介紹: 1. 支援多個(gè)伺服器分散流量. (已可設(shè)定每次的最大郵件數(shù)) 2. 支援多個(gè)設(shè)定檔選擇. 3. 可直接選擇硬碟內(nèi)的 HTML, 純文字檔當(dāng)做寄信內(nèi)容. 4. 支援定時(shí)、每日、每週、每月送信. 5. 配合 ServiceAgent 可以成為NT/2000下的服務(wù). 6. 可夾帶附件檔案. 7. 在原本可直接選取電腦硬碟上的檔案(HTML)來做為HTML寄信的本文之外, 目前已能將 HTML 內(nèi)的圖檔(gif,jpg,bmp,png)的 <img> tag 和 音效檔(wav,mid,swf)的<EMBED> tag 的內(nèi)容一起勘進(jìn)郵件內(nèi)容裡. 8. 以 Command Line 執(zhí)行的方式就能啟動(dòng)寄信流程. 9. 透過電子郵件信箱即可啟動(dòng)自動(dòng)化電子報(bào)訂閱/取消功能! 開發(fā)工具: 1. Delphi 5 2. Indy Winshoes8 (free delphi component)
上傳時(shí)間： 2014-01-05
上傳用戶：l254587896
該LED點(diǎn)陣顯示模塊采用AT89C52控制。可顯示漢字、圖形、動(dòng)畫及英文字符等；顯示方式有靜態(tài)、橫向滾動(dòng)、垂直滾動(dòng)和翻頁(yè)顯示等。單塊模塊控制驅(qū)動(dòng)12塊（最多可控制24塊）8X8點(diǎn)陣，共16X48點(diǎn)陣（或32X48點(diǎn)陣），是單塊MAX7219（或PS7219、HD7279、ZLG7289及8279等類似LED顯示驅(qū)動(dòng)模塊）的12倍（或24倍）！可采用“級(jí)聯(lián)”的方式組成任意點(diǎn)陣大顯示屏。顯示效果好，功耗小，且比采用MAX7219電路的成本更低。能幫助你更好的學(xué)習(xí)單片機(jī)。
上傳時(shí)間： 2017-03-02
上傳用戶：離殤
有一個(gè)點(diǎn)陣的資料 該LED點(diǎn)陣顯示模塊采用AT89C52控制。可顯示漢字、圖形、動(dòng)畫及英文字符等；顯示方式有靜態(tài)、橫向滾動(dòng)、垂直滾動(dòng)和翻頁(yè)顯示等。單塊模塊控制驅(qū)動(dòng)12塊（最多可控制24塊）8X8點(diǎn)陣，共16X48點(diǎn)陣（或32X48點(diǎn)陣），是單塊MAX7219（或PS7219、HD7279、ZLG7289及8279等類似LED顯示驅(qū)動(dòng)模塊）的12倍（或24倍）！可采用“級(jí)聯(lián)”的方式組成任意點(diǎn)陣大顯示屏。顯示效果好，功耗小，且比采用MAX7219電路的成本更低。
上傳時(shí)間： 2017-03-02
上傳用戶：戀天使569
介紹TFT液晶顯示的原理！ 寫得很詳細(xì)，很容易懂！
上傳時(shí)間： 2014-12-07
上傳用戶：古谷仁美
Java編程思想（第四版）的例子和習(xí)題源代碼（都經(jīng)過我的整理），其中還包括了源代碼中用的MindView第三方j(luò)ar包和jar包源代碼，這是非常完全源代碼，值得下載！
上傳時(shí)間： 2017-05-20
上傳用戶：asdkin
嵌入式系統(tǒng)基礎(chǔ)知識(shí)總結(jié)，這篇太全面了！(上)[摘要]1、嵌入式系統(tǒng)的定義 1.1定義：以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。 1.2嵌入式系統(tǒng)發(fā)展的4個(gè)階段：無操作系統(tǒng)階段、簡(jiǎn)單操作系統(tǒng)階段、實(shí)時(shí)操作系統(tǒng)階段、面向Internet階段。 1.3知識(shí)產(chǎn)權(quán)核（IP核）：具有知識(shí)產(chǎn)權(quán)的、功能具體、接口規(guī)范、可在多個(gè)集成電路設(shè)計(jì)中重復(fù)使用的功能模塊，是實(shí)現(xiàn)系統(tǒng)芯片（SOC）的基本構(gòu)件。 1.4IP核模塊有行為、結(jié)構(gòu)和物理3級(jí)不同程度的設(shè)計(jì)，對(duì)應(yīng)描述功能行為的不同可以分為三類：軟核、固核、硬核。
標(biāo)簽： 嵌入式
上傳時(shí)間： 2021-10-28
上傳用戶：
PCB聯(lián)盟網(wǎng)-科普知識(shí)--《電子封裝材料與工藝》 學(xué)習(xí)筆記 54頁(yè)本人主要從事 IC 封裝化學(xué)材料（電子膠水）工作，為更好的理解 IC 封裝產(chǎn)業(yè)的動(dòng)態(tài)和技術(shù)，自學(xué)了《電子封裝材料 與工藝》，貌似一本不錯(cuò)的教材，在此總結(jié)出一些個(gè)人的學(xué)習(xí)筆記和大家分享。此筆記原發(fā)在本人的“電子中，有興趣的朋友可以前去查看一起探討第一章 集成電路芯片的發(fā)展與制造 1、原子結(jié)構(gòu)：原子是由高度密集的質(zhì)子和中子組成的原子核以及圍繞它在一定軌道（或能級(jí)）上旋 轉(zhuǎn)的荷負(fù)電的電子組成（Neils Bohr 于 1913 年提出）。當(dāng)原子彼此靠近時(shí)，它們之間發(fā)生交互作用 的形成所謂的化學(xué)鍵，化學(xué)鍵可以分成離子鍵、共價(jià)鍵、分子鍵、氫鍵或金屬鍵； 2、真空管（電子管）： a.真空管問世于 1883 年 Edison（愛迪生）發(fā)明白熾燈時(shí)，1903 年英格蘭的 J.A.Fleming 發(fā)現(xiàn)了真 空管類似極管的作用。在愛迪生的真空管里，燈絲為陰極、金屬板為陽(yáng)極； b.當(dāng)電子管含有兩個(gè)電極（陽(yáng)極和陰極）時(shí)，這種電路被稱為二極管，1906 年美國(guó)發(fā)明家 Lee DeForest 在陰極和陽(yáng)極之間加入了一個(gè)柵極（一個(gè)精細(xì)的金屬絲網(wǎng)），此為最早的三極管，另外更 多的電極如以致柵極和簾柵極也可以密封在電子管中，以擴(kuò)大電子管的功能； c.真空管盡管廣泛應(yīng)用于工業(yè)已有半個(gè)多世紀(jì)，但是有很多缺點(diǎn)，包括體積大，產(chǎn)生的熱量大、容 易燒壞而需要頻繁地更換，固態(tài)器件的進(jìn)展消除了真空管的缺點(diǎn)，真空管開始從許多電子產(chǎn)品的使 用中退出； 3、半導(dǎo)體理論： a.在 IC 芯片制造中使用的典型半導(dǎo)體材料有元素半導(dǎo)體硅、鍺、硒，半導(dǎo)體化合物有砷化鎵（GaAs）、 磷砷化鎵（GaAsP）、磷化銦（InP）； b.二極管（一個(gè) p-n 結(jié)），當(dāng)結(jié)上為正向偏壓時(shí)可以導(dǎo)通電流，當(dāng)反向偏壓時(shí)則電流停止； c.結(jié)型雙極晶體管：把兩個(gè)或兩個(gè)以上的 p-n 結(jié)組合成一個(gè)器件，導(dǎo)致了之！
上傳時(shí)間： 2022-02-06
上傳用戶：
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，透過本章學(xué)習(xí)可以對(duì) Allegro 和 Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動(dòng)作只是針對(duì)由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計(jì)好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實(shí)際 layout 時(shí)可能對(duì)原有的 Netlist 有改動(dòng)過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時(shí)間： 2022-04-28
上傳用戶：kingwide
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
