很牛X的菜單，受用無疑。trust me. 趕緊下吧，同志們。
標(biāo)簽： 菜單
上傳時(shí)間： 2013-12-28
上傳用戶：xc216
最長公共子序列(LCS)算法 求兩個(gè)字符串的最長公共子序列。 X的一個(gè)子序列是相應(yīng)于X下標(biāo)序列{1, 2, …, m}的一個(gè)子序列，求解兩個(gè)序列的所有子序列中長度最大的，例如輸入：pear, peach輸出：pea。
上傳時(shí)間： 2017-09-24
上傳用戶：zgu489
該文檔為Python3.x和Python2.x的區(qū)別講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
標(biāo)簽： python
上傳時(shí)間： 2022-03-12
上傳用戶：xsr1983
ns2下實(shí)現(xiàn)的mflood洪范協(xié)議，可以在ns2中自行添加之后使用此協(xié)議，添加方法可以baidu到
上傳時(shí)間： 2013-12-13
上傳用戶：hwl453472107
詳細(xì)的介紹了凸函數(shù)的一階范數(shù)最優(yōu)解問題,并且給出一實(shí)例
標(biāo)簽： 函數(shù)
上傳時(shí)間： 2014-01-21
上傳用戶：wang0123456789
數(shù)值分析中的歐拉算法 本文建立在數(shù)值分析的理論基礎(chǔ)上，能夠在Matlab環(huán)境中運(yùn)行，給出了理論分析、程序清單以及計(jì)算結(jié)果。更重要的是，還有詳細(xì)的對算法的框圖說明。首先運(yùn)用Romberg積分方法對給出定積分進(jìn)行積分，然後對得到的結(jié)果用插值方法，分別求出Lagrange插值多項(xiàng)式和Newton插值多項(xiàng)式，再運(yùn)用最小二乘法的思想求出擬合多項(xiàng)式，最後對這些不同類型多項(xiàng)式進(jìn)行比較，找出它們各自的優(yōu)劣。
上傳時(shí)間： 2013-12-18
上傳用戶：yoleeson
Arduino 類比電壓的標(biāo)準(zhǔn)測試程式，利用讀取類比電壓的值來控制led閃爍的頻率，文中有詳細(xì)的描述與介紹說明。
上傳時(shí)間： 2013-12-20
上傳用戶：hewenzhi
由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項(xiàng)目，在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對卷積編碼和維特比譯碼進(jìn)行了深入研究，并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式，實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程；然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn)，最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps，遠(yuǎn)遠(yuǎn)高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項(xiàng)式、碼率以及增信刪余等)對其譯碼性能的影響；針對項(xiàng)目需求，確定卷積編碼器的約束長度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問題，包括編譯碼的基本結(jié)構(gòu)，各個(gè)模塊的功能及實(shí)現(xiàn)策略，編譯碼器的時(shí)序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn)，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運(yùn)算，設(shè)計(jì)出高速編譯碼器；對軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試，并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級調(diào)試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進(jìn)行誤碼率和信噪比測試。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
在電源設(shè)計(jì)中，工程人員時(shí)常會(huì)面臨控制 IC 驅(qū)動(dòng)電流不足的問題，或者因?yàn)殚l極驅(qū)動(dòng)損耗導(dǎo)致控制 IC 功耗過大。為解決這些問題，工程人員通常會(huì)採用外部驅(qū)動(dòng)器。目前許多半導(dǎo)體廠商都有現(xiàn)成的 MOSFET 積體電路驅(qū)動(dòng)器解決方案，但因?yàn)槌杀究剂浚こ處熗鶗?huì)選擇比較低價(jià)的獨(dú)立元件。
上傳時(shí)間： 2013-11-19
上傳用戶：阿譚電器工作室
摘要：采用共源共柵運(yùn)算放大器作為驅(qū)動(dòng)，設(shè)計(jì)了一種高電源抑制比和低溫度系數(shù)的帶隙基準(zhǔn)電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進(jìn)行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達(dá)到-100dB，電源電壓在2.5耀4.5V之間時(shí)輸出電壓Vref的擺動(dòng)為0.2mV，是一種有效的基準(zhǔn)電壓實(shí)現(xiàn)方法.關(guān)鍵詞：帶隙基準(zhǔn)電壓源；電源抑制比；溫度系數(shù)
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-11-19
上傳用戶：王成林。
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
