中興通訊硬件一部巨作-信號(hào)完整性 近年來(lái),通訊技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展越來(lái)越快,高速數(shù)字電路在設(shè)計(jì)中的運(yùn)用越來(lái) 越多,數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計(jì)對(duì)信 號(hào)完整性技術(shù)的需求越來(lái)越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計(jì)中, 系統(tǒng)地綜合運(yùn)用信號(hào)完整性技術(shù)可以帶來(lái)很多好處, 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時(shí),也具有豐富的模擬特性,電路設(shè)計(jì)工程師需要 通過精確測(cè)定、或估算各種噪聲的幅度及其時(shí)域變化,將電路抗干擾能力精確分配給各種 噪聲,經(jīng)過精心設(shè)計(jì)和權(quán)衡,控制總噪聲不超過電路的抗干擾能力,保證產(chǎn)品性能的可靠 實(shí)現(xiàn)。 為了滿足中興上研一所的科研需要, 我們?cè)谌ツ旰徒衲觋P(guān)于信號(hào)完整性技術(shù)合作的基 礎(chǔ)上,克服時(shí)間緊、任務(wù)重的困難,編寫了這份硬件設(shè)計(jì)培訓(xùn)系列教材的“信號(hào)完整性” 部分。由于我們的經(jīng)驗(yàn)和知識(shí)所限,這部分教材肯定有不完善之處,歡迎廣大讀者和專家 批評(píng)指正。 本教材的對(duì)象是所內(nèi)硬件設(shè)計(jì)工程師, 針對(duì)我所的實(shí)際情況, 選編了第一章——導(dǎo)論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計(jì), 相信會(huì)給大家?guī)?lái)益處。同時(shí),也希望通過我們的不懈努力能消除大家在信號(hào)完整性方面 的煩腦。 在編寫本教材的過程中,得到了沙國(guó)海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導(dǎo)和幫助,尤其在審稿時(shí)提出了很多建設(shè)性的意見,在此一并致謝!
標(biāo)簽: 中興通訊 硬件 信號(hào)完整性 基礎(chǔ)知識(shí)
上傳時(shí)間: 2013-11-03
上傳用戶:奇奇奔奔
本文是關(guān)于賽靈思Artix-7 FPGA 數(shù)據(jù)手冊(cè):直流及開關(guān)特性的詳細(xì)介紹。 文章中也討論了以下問題: 1.全新 Artix-7 FPGA 系列有哪些主要功能和特性? Artix-7 系列提供了業(yè)界最低功耗、最低成本的 FPGA,采用了小型封裝,配合Virtex 架構(gòu)增強(qiáng)技術(shù),能滿足小型化產(chǎn)品的批量市場(chǎng)需求,這也正是此前 Spartan 系列 FPGA 所針對(duì)的市場(chǎng)領(lǐng)域。與 Spartan-6 FPGA 相比,Artix-7 器件的邏輯密度從 20K 到 355K 不等,不但使速度提升 30%,功耗減半,尺寸減小 50%,而且價(jià)格也降了 35%。 2.Artix-7 FPGA 系列支持哪些類型的應(yīng)用和終端市場(chǎng)? Artix-7 FPGA 系列面向各種低成本、小型化以及低功耗的應(yīng)用,包括如便攜式超聲波醫(yī)療設(shè)備、軍用通信系統(tǒng)、高端專業(yè)/消費(fèi)類相機(jī)的 DSLR 鏡頭模塊,以及航空視頻分配系統(tǒng)等。
標(biāo)簽: Artix FPGA 賽靈思 數(shù)據(jù)手冊(cè)
上傳時(shí)間: 2013-11-12
上傳用戶:songyue1991
Spartan-3AN 器件帶有可以用于儲(chǔ)存配置數(shù)據(jù)的片上Flash 存儲(chǔ)器。如果在您的設(shè)計(jì)中Flash 存儲(chǔ)器沒有與外部相連,那么Flash 存儲(chǔ)器無(wú)法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲(chǔ)器在FPGA 內(nèi)部,因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設(shè)計(jì)安全的起點(diǎn),因?yàn)闊o(wú)法直接從Flash 存儲(chǔ)器拷貝設(shè)計(jì)。
上傳時(shí)間: 2013-10-31
上傳用戶:R50974
本文簡(jiǎn)單探討了verilog HDL設(shè)計(jì)中的可綜合性問題,適合HDL初學(xué)者閱讀 用組合邏輯實(shí)現(xiàn)的電路和用時(shí)序邏輯實(shí)現(xiàn)的 電路要分配到不同的進(jìn)程中。 不要使用枚舉類型的屬性。 Integer應(yīng)加范圍限制。 通常的可綜合代碼應(yīng)該是同步設(shè)計(jì)。 避免門級(jí)描述,除非在關(guān)鍵路徑中。
標(biāo)簽: HDL 綜合設(shè)計(jì)
上傳時(shí)間: 2013-11-18
上傳用戶:swaylong
信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問題之一,如何在高速PCB 設(shè)計(jì)過程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面,差分線對(duì)具有很多優(yōu)勢(shì),比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前,差分線對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛,電路中最關(guān)鍵的信號(hào)往往都要采用差分線對(duì)設(shè)計(jì)。介紹了差分線對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn),并給出具體設(shè)計(jì)方案。
上傳時(shí)間: 2013-10-26
上傳用戶:lps11188
可編程控制器在工業(yè)自動(dòng)化控制上得到越來(lái)越廣泛的應(yīng)用。鉆井平臺(tái)上時(shí)應(yīng)急發(fā)電機(jī)的自啟動(dòng)控制要求很高,PLC正好可以滿足要求,當(dāng)正常供電出現(xiàn)故障時(shí),應(yīng)急機(jī)組能在45秒內(nèi)啟動(dòng),自動(dòng)升速、自動(dòng)合閘,向應(yīng)急負(fù)載供電,進(jìn)免事故的發(fā)生。根據(jù)設(shè)計(jì)要求和輸入輸出的分配,系統(tǒng)選用小型的5200可編程序控制器加上外圍執(zhí)行繼電器構(gòu)成,其最大特點(diǎn)是可以根據(jù)實(shí)際需要隨時(shí)修改程序,提高系統(tǒng)適用性。〔關(guān) 鍵 詞 」PLC;應(yīng)急發(fā)電機(jī);應(yīng)急電網(wǎng);自啟動(dòng);梯形圖;PLC編程
標(biāo)簽: PLC 海 發(fā)電機(jī)組 中的應(yīng)用
上傳時(shí)間: 2013-11-03
上傳用戶:磊子226
在Pro/ENGINEER中,當(dāng)創(chuàng)建或處理非實(shí)體曲面時(shí),使用的是面組。面組代表相連非實(shí)體曲面的“拼接體”。面組可能由單個(gè)曲面或一個(gè)曲面集合組成。 面組包含了描述所有組成面組的曲面的幾何信息,和面組曲面的“縫合”(連接或交截)方法信息。一個(gè)零件包含多種面組。通過使用“曲面特征”創(chuàng)建或處理面組。 使用曲面功能 從“特征類”菜單中選擇“曲面”,顯示“面組曲面”還是“曲面選項(xiàng)”菜單,取決于模型中是曲面還是曲線。如果曲面特征或基準(zhǔn)曲線存在于模型中,系統(tǒng)將顯示“曲面選項(xiàng)”菜單,它可用于創(chuàng)建新曲面。 也可以通過“插入”菜單來(lái)使用多數(shù)曲面命令。 命名面組可以使用命令序列“設(shè)置”/“名稱”/“其它”,為整個(gè)面組或單獨(dú)的曲面分配名稱。然后可以使用“獲得選取”中的“按菜單選取”選項(xiàng),按名稱選擇已命名的面組或曲面。
上傳時(shí)間: 2013-11-25
上傳用戶:離殤
通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用; 2.掌握GAL器件的設(shè)計(jì)原則和一般格式; 3.學(xué)會(huì)使用VHDL語(yǔ)言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì); 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過程。 二、實(shí)驗(yàn)原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定(不可編程)的或陣列和輸出邏輯宏單元(OLMC)三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件,對(duì)其編程寫入后,才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個(gè)I/O口、12個(gè)輸入口、10個(gè)寄存器單元,最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來(lái),在功能和結(jié)構(gòu)上與GAL22V10完全相同,并沿用了GAL22V10器件的標(biāo)準(zhǔn)28腳PLCC封裝。ispGAl22V10的傳輸時(shí)延低于7.5ns,系統(tǒng)速度高達(dá)100MHz以上,因而非常適用于高速圖形處理和高速總線管理。由于它每個(gè)輸出單元平均能夠容納12個(gè)乘積項(xiàng),最多的單元可達(dá)16個(gè)乘積項(xiàng),因而更為適用大型狀態(tài)機(jī)、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測(cè)量?jī)x器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外,采用ispGAL22V10來(lái)實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實(shí)現(xiàn)在系統(tǒng)編程,每片ispGAL22V10需要有四個(gè)在系統(tǒng)編程引腳,它們是串行數(shù)據(jù)輸入(SDI),方式選擇(MODE)、串行輸出(SDO)和串行時(shí)鐘(SCLK)。這四個(gè)ISP控制信號(hào)巧妙地利用28腳PLCC封裝GAL22V10的四個(gè)空腳,從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V,無(wú)需外接編程高壓。每片ispGAL22V10可以保證一萬(wàn)次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語(yǔ)言編寫的源程序,是不能直接對(duì)芯片編程下載的,必須經(jīng)過計(jì)算機(jī)軟件對(duì)其進(jìn)行編譯,綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件,簡(jiǎn)稱為JED文件)。通過相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片,這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡(jiǎn)介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語(yǔ)言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心,能進(jìn)行邏輯優(yōu)化,將邏輯映射到器件中去,自動(dòng)完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具,ispLEVER軟件提供給開發(fā)者一個(gè)簡(jiǎn)單而有力的工具。
上傳時(shí)間: 2013-11-17
上傳用戶:看到了沒有
基于GAL器件的步進(jìn)電機(jī)控制器的研究與設(shè)計(jì) 采用GAL控制脈沖分配的邏輯設(shè)計(jì) 若采用集成電路芯片來(lái)實(shí)現(xiàn)三相六拍步進(jìn)電機(jī)的 控制,所用器件較多! 電路一般比較復(fù)雜# 為了滿足電機(jī) 轉(zhuǎn)速的二分頻! 在同一時(shí)鐘頻率控制下! 必須利用一個(gè) 3 型觸發(fā)器! 通過; 參與組合邏輯來(lái)實(shí)現(xiàn)# 其邏輯電路 如圖D 所示# ;H 為控制信號(hào)!
標(biāo)簽: GAL 器件 步進(jìn)電機(jī) 控制器
上傳時(shí)間: 2013-11-10
上傳用戶:非洲之星
電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設(shè)計(jì)中的微處理器地……………………………….42.1.4 信號(hào)返回地……………………………………………………………52.1.5 模擬數(shù)字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點(diǎn)和多點(diǎn)分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區(qū)………………………………112.4 信號(hào)線……………………………………………………………………...122.4.1 容性和感性串?dāng)_……………………………………………………...122.4.2 天線因素和長(zhǎng)度規(guī)則………………………………………………...122.4.3 串聯(lián)終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串?dāng)_模型……………………………………………………………..142.5.3 返回線路數(shù)目……………………………………..142.5.4 對(duì)板外信號(hào)I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15
上傳時(shí)間: 2013-10-19
上傳用戶:HGH77P99
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1