本文論述了以電流矢量恒幅均勻旋轉(zhuǎn)原理為基礎(chǔ)的步進(jìn)電機(jī)細(xì)分技術(shù), 設(shè)計(jì)了基于單片機(jī)的SPWM控 制的電流矢量恒幅均勻旋的細(xì)分驅(qū)動(dòng)模式, 并通過對軟件數(shù)據(jù)的設(shè)置可以實(shí)現(xiàn)多種細(xì)分級(jí)數(shù)驅(qū)動(dòng)控制。并在 此基礎(chǔ)上為修正誤差引入電流反饋環(huán)節(jié), 實(shí)現(xiàn)了對混合式步進(jìn)電機(jī)精確運(yùn)行控制。
標(biāo)簽： 步進(jìn)電機(jī) 分 技術(shù)研究
上傳時(shí)間： 2013-06-05
上傳用戶：cceezzpp
步進(jìn)電機(jī)基本知識(shí).rar，介紹步進(jìn)電機(jī)基本知識(shí)、參數(shù)、使用
標(biāo)簽： 步進(jìn)電機(jī) 基本知識(shí)
上傳時(shí)間： 2013-06-14
上傳用戶：zwei41
在步進(jìn)電機(jī)驅(qū)動(dòng)方式中，效果最好的是細(xì)分驅(qū)動(dòng)，當(dāng)今高端的步進(jìn)電機(jī)驅(qū)動(dòng)器基本都采用這種技術(shù)。步進(jìn)電機(jī)的細(xì)分驅(qū)動(dòng)技術(shù)是一門綜合了數(shù)字化技術(shù)、集成控制技術(shù)和計(jì)算機(jī)技術(shù)的新技術(shù)，被廣泛應(yīng)用于工業(yè)、科研、通訊、天文等領(lǐng)域。 本文設(shè)計(jì)了一種基于DSP以及FPGA的兩相混合式步進(jìn)電機(jī)SPWM(正弦脈寬調(diào)制)波細(xì)分驅(qū)動(dòng)系統(tǒng)。在DSP系統(tǒng)中采用TMS320I．F2407A微控制器作為核心控制器件，用軟件產(chǎn)生SPWM波；在FPGA系統(tǒng)中采用FPGA芯片，通過VerilogHDL語言，實(shí)現(xiàn)了SPWM波；在功率驅(qū)動(dòng)級(jí)電路上采用雙極性H橋的驅(qū)動(dòng)方式。最終實(shí)現(xiàn)了對兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動(dòng)，大大提高了步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)性能。 本文介紹了兩相混合式步進(jìn)電機(jī)的工作原理、控制原理以及細(xì)分驅(qū)動(dòng)的基本原理。通過對恒轉(zhuǎn)矩細(xì)分驅(qū)動(dòng)的分析，提出了兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動(dòng)的方案，并給出了SPWM波產(chǎn)生的數(shù)學(xué)模型。最后，對步進(jìn)電機(jī)的SPWM波細(xì)分驅(qū)動(dòng)系統(tǒng)進(jìn)行了實(shí)驗(yàn)測量，給出了實(shí)驗(yàn)結(jié)果。 實(shí)驗(yàn)的結(jié)果表明，設(shè)計(jì)的基于DSP與FPGA的SPWM波細(xì)分驅(qū)動(dòng)系統(tǒng)可以很好地克服電機(jī)低頻振蕩的問題，提高電機(jī)在中、低速運(yùn)行的性能。電機(jī)的掃描范圍與理論值基本接近；微步距在誤差允許的范圍內(nèi)也基本可以滿足要求。
標(biāo)簽： FPGA DSP 步進(jìn)電機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：WANGLIANPO
論文以反應(yīng)式步進(jìn)電機(jī)為研究對象，應(yīng)用了先進(jìn)的FPGA/CPLD技術(shù)，設(shè)計(jì)了一種全數(shù)字的步進(jìn)電機(jī)控制系統(tǒng)，通過了仿真、綜合和下載的各個(gè)程序測試環(huán)節(jié)，并在實(shí)驗(yàn)中得到了良好的應(yīng)用。 本論文分析了反應(yīng)式步進(jìn)電機(jī)工作原理以及其具體的控制過程，然后闡述了FPGA的設(shè)計(jì)原理以及所涉及到的相關(guān)芯片，接著對所要應(yīng)用的硬件語言VerilogHDL方面的知識(shí)進(jìn)行了簡要地介紹，這些為論文的具體設(shè)計(jì)部分提供了理論基礎(chǔ)。 本系統(tǒng)針對需要實(shí)現(xiàn)對步進(jìn)電機(jī)的調(diào)速，設(shè)計(jì)出了一種符合要求的連續(xù)可調(diào)的脈沖信號(hào)發(fā)生器，整個(gè)脈沖信號(hào)發(fā)生器有兩個(gè)大的模塊組成，最后用一個(gè)頂層的模塊將二者連接起來，并且每個(gè)子模塊以及頂層的模塊都通過了仿真測試。系統(tǒng)采用了模塊化的設(shè)計(jì)思路，為系統(tǒng)的設(shè)計(jì)和維護(hù)提供了方便，同時(shí)也提高了系統(tǒng)性能的可擴(kuò)展性。系統(tǒng)采用一種軟件硬化的設(shè)計(jì)思路，應(yīng)用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應(yīng)用比較廣泛的幾種。在最后的實(shí)物實(shí)驗(yàn)中也取得了良好的效果，從而證明了設(shè)計(jì)的正確性。論文針對VerilogHDL硬件語言的應(yīng)用技巧以及實(shí)際編寫程序中經(jīng)常遇到的問題都做了詳細(xì)的解釋，并提出了幾個(gè)解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細(xì)說明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)，是本系統(tǒng)設(shè)計(jì)的核心部分，該門技術(shù)具有操作靈活、利用廣泛以及價(jià)廉等特點(diǎn)。該門技術(shù)具有旺盛的生命力和廣闊的前景，必然推動(dòng)著整個(gè)集成電路產(chǎn)業(yè)系統(tǒng)集成的進(jìn)一步發(fā)展。整個(gè)系統(tǒng)設(shè)計(jì)采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟(jì)節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個(gè)系統(tǒng)運(yùn)行變得十分可靠，調(diào)試也極為方便。作為一種先進(jìn)技術(shù)的應(yīng)用，論文在很多方面做了新的嘗試。
標(biāo)簽： FPGA 步進(jìn)電機(jī)控制 系統(tǒng)研究
上傳時(shí)間： 2013-05-20
上傳用戶：zoushuiqi
數(shù)控系統(tǒng)在工礦領(lǐng)域已得到廣泛應(yīng)用，計(jì)算機(jī)數(shù)控系統(tǒng)通過對數(shù)字化信息的處理和運(yùn)算，并轉(zhuǎn)化成脈沖信號(hào)，實(shí)現(xiàn)對步進(jìn)電機(jī)的控制，進(jìn)而控制數(shù)控機(jī)床動(dòng)作和零件加工。隨著嵌入式技術(shù)的發(fā)展，我們可以設(shè)計(jì)規(guī)模更小，成本更低，功能更特定的嵌入式系統(tǒng)來完成傳統(tǒng)計(jì)算機(jī)數(shù)控系統(tǒng)所完成的工作。 步進(jìn)電機(jī)以其精度高、控制靈活、定位準(zhǔn)確、起停迅速、工作可靠、能直接接受數(shù)字信號(hào)的特點(diǎn)，成為數(shù)控系統(tǒng)中的重要執(zhí)行部件。然而根據(jù)步進(jìn)電機(jī)的特性，必須要采取適當(dāng)而有效的升降速控制策略，特別是在多電機(jī)連動(dòng)的系統(tǒng)中，對多個(gè)電機(jī)連動(dòng)的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動(dòng)的速度控制和脈沖分配的優(yōu)化算法，以及其在基于FPGA和ARM配合的高速數(shù)控雕刻機(jī)控制系統(tǒng)中的實(shí)現(xiàn)。 在本文中還可以看見，為了減小本系統(tǒng)中主控MCU的壓力，作者還將利用FPGA來設(shè)計(jì)一個(gè)針對多電機(jī)連動(dòng)的速度控制和脈沖分配優(yōu)化算法的外圍定制控制器。 最終實(shí)驗(yàn)結(jié)果表明，作者所提出的優(yōu)化算法及其在本系統(tǒng)的實(shí)現(xiàn)方案，完全達(dá)到客戶所提出的高速數(shù)控雕刻機(jī)控制系統(tǒng)的各項(xiàng)設(shè)計(jì)性能指標(biāo)。
標(biāo)簽： FPGA 數(shù)控 步進(jìn)電機(jī)
上傳時(shí)間： 2013-07-02
上傳用戶：dreamboy36
網(wǎng)絡(luò)帶寬依然在不斷增長（尤其是在本地網(wǎng)），最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動(dòng)存儲(chǔ)盤和激光盤的容量不斷增大，使得傳送和儲(chǔ)存數(shù)據(jù)的成本不斷地下降。不僅使人發(fā)問：我們孜孜不倦的搞視頻壓縮高級(jí)算法還有多少意義？我們可以看到，算法的復(fù)雜性日益增加，但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率？還有被我們遺忘的地方嗎？還有什么應(yīng)用讓我們繼續(xù)追求更精妙的壓縮算法？ 在作者看來，這個(gè)應(yīng)用領(lǐng)域就是移動(dòng)視頻服務(wù)。無線頻譜這種稀缺資源的有限性決定了我們必須繼續(xù)對視頻壓縮技術(shù)進(jìn)行研究。即使伴隨UMTS/IMT2000的到來，移動(dòng)終端可以獲得的數(shù)據(jù)速率也限制在144Kbit/s，在微蜂窩的時(shí)候最高能達(dá)到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質(zhì)量的視頻傳輸來講，仍然是有限的。因此，可以預(yù)見，移動(dòng)終端的空中接口這個(gè)瓶頸使得我們必須繼續(xù)進(jìn)行視頻壓縮。 另一方面，移動(dòng)終端領(lǐng)域開發(fā)視頻壓縮算法，在其低功耗和實(shí)時(shí)性要求下，也是異常困難的。為了減少計(jì)算的復(fù)雜性和運(yùn)動(dòng)估計(jì)的功耗，業(yè)界提出了許多快速算法，例如2-D的對數(shù)搜索，三步搜索，聯(lián)合搜索。盡管這些方法減少了功耗，其結(jié)果是視頻壓縮性能的降低，因?yàn)檫@些算法的本質(zhì)是減少了運(yùn)動(dòng)搜索的空間。為了實(shí)現(xiàn)運(yùn)動(dòng)搜索的低功耗，在電路領(lǐng)域又提出了搜索窗口和時(shí)鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎(chǔ)進(jìn)行的折中，并沒有強(qiáng)調(diào)算法映射結(jié)構(gòu)上做出處理。 本論文提出了一種新的解決MPEG-4運(yùn)動(dòng)估計(jì)運(yùn)算的低功耗實(shí)時(shí)處理器架構(gòu)。其基礎(chǔ)是采用了心肌陣列并行處理技術(shù)和低功耗控制電路。運(yùn)動(dòng)估計(jì)的繁復(fù)運(yùn)算通過心肌陣列分布式運(yùn)算得到有效處理。從理論上看，心肌陣列有其簡單易理解性，然后，由于FPGA的互聯(lián)網(wǎng)絡(luò)有限性，設(shè)計(jì)這樣一個(gè)陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運(yùn)動(dòng)估計(jì)中減少功耗，其本質(zhì)是消除不必要的冗余運(yùn)算。宏塊的最小誤差匹配是一個(gè)典型的串行操作過程。論文新提出的方法是在進(jìn)行絕對匹配前使用保守計(jì)算，如果保守誤差值與最小誤差差別過大，則不進(jìn)行絕對誤差計(jì)算。 總的說來，論文實(shí)現(xiàn)了兩個(gè)目標(biāo)：通過心肌陣列實(shí)現(xiàn)了實(shí)時(shí)的運(yùn)動(dòng)估計(jì)編碼，通過在算法層次引入控制電路，降低運(yùn)動(dòng)估計(jì)電路的功耗。
上傳時(shí)間： 2013-06-23
上傳用戶：lacsx
詳細(xì)講述了D類和E類的功率放大器設(shè)計(jì)原理及其參數(shù)選擇方法
標(biāo)簽： 功率放大器
上傳時(shí)間： 2013-06-15
上傳用戶：a296386173
L298N直流電機(jī)步進(jìn)電機(jī)兩用驅(qū)動(dòng)器，L298N直流電機(jī)步進(jìn)電機(jī)兩用驅(qū)動(dòng)器
標(biāo)簽： L298N 直流電機(jī) 步進(jìn)電機(jī) 驅(qū)動(dòng)器
上傳時(shí)間： 2013-07-03
上傳用戶：FreeSky
STC單片機(jī)控制5線四相24BYJ-48 5V DC 步進(jìn)電機(jī)正反轉(zhuǎn)驅(qū)動(dòng)程序
上傳時(shí)間： 2013-04-24
上傳用戶：ruan2570406
本文介紹了在步進(jìn)電機(jī)驅(qū)動(dòng)器中利用IR2110S完成mosfet驅(qū)動(dòng)的設(shè)計(jì)，并給出試驗(yàn)結(jié)果。關(guān)鍵詞 步進(jìn)電機(jī)；mosfet 驅(qū)動(dòng)器
標(biāo)簽： mosfet 步進(jìn)電機(jī) 驅(qū)動(dòng)器 驅(qū)動(dòng)設(shè)計(jì)
上傳時(shí)間： 2013-08-01
上傳用戶：lwx1888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
