生成自定義的國標(biāo)一二級漢字庫0.使用PCTOLCD的各種調(diào)整功能調(diào)整出您需要的文字樣式,如字體,字樣(下劃,傾斜，加 粗),大小(各種點陣大小的字體,可鎖定點陣本身大小(如16*16),然后在這個固定的點陣大小 內(nèi)調(diào)節(jié)文字的大小(例如在16*16的點陣中居中顯示12*12大小的漢字). 1.使用“導(dǎo)入文本”的按鈕 2.點右下角"生成國標(biāo)漢字庫"按鈕. 3.選擇字庫文件名后單擊確定 4.耐心等待一段時間后既得到生成的漢字庫(時間視具體機(jī)器而定).
標(biāo)簽： 字模軟件
上傳時間： 2013-04-24
上傳用戶：yangmars
本論文主要對無線擴(kuò)頻集成電路設(shè)計中的信道編解碼算法進(jìn)行研究并對其FPGA實現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴(kuò)頻技術(shù)，所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實意義。無線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復(fù)雜，因此在無線擴(kuò)頻集成電路設(shè)計中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現(xiàn)的方法。 計算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究內(nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數(shù)。第五章對第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項目實際，討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計思路和方法。首先對FPGA開發(fā)流程以及實際開發(fā)的工具進(jìn)行了簡要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計。對發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實現(xiàn)原理和方法進(jìn)行分析。第七章對論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無線擴(kuò)頻 信道編解 技術(shù)研究
上傳時間： 2013-07-07
上傳用戶：時代電子小智
本論文依據(jù)IEEE802.16a物理層對RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時對FPGA開發(fā)技術(shù)進(jìn)行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯誤位置多項式和錯誤值多項式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實現(xiàn)的改進(jìn)的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實現(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點上，對譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗平臺，并在此試驗平臺上實現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
標(biāo)簽： 802.16 RS-CC IEEE FPGA
上傳時間： 2013-06-03
上傳用戶：lx9076
開關(guān)磁阻電機(jī)驅(qū)動系統(tǒng)(SRD)是一種新型交流驅(qū)動系統(tǒng),以結(jié)構(gòu)簡單、堅固耐用、成本低廉、控制參數(shù)多、控制方法靈活、可得到各種所需的機(jī)械特性,而備受矚目,應(yīng)用日益廣泛.并且SRD在寬廣的調(diào)速范圍內(nèi)均具有較高的效率,這一點是其它調(diào)速系統(tǒng)所不可比擬的.但開關(guān)磁阻電機(jī)(SRM)的振動與噪聲比較大,這影響了SRD在許多領(lǐng)域的應(yīng)用.本文針對上述問題進(jìn)行了研究,提出了一種新型齒極結(jié)構(gòu),可有效降低開關(guān)磁阻電機(jī)的振動與噪聲.通過電磁場有限元計算可看出,在新型齒極結(jié)構(gòu)下,導(dǎo)致開關(guān)磁阻電機(jī)振動與噪聲的徑向力大為減小,尤其是當(dāng)轉(zhuǎn)子極相對定子極位于關(guān)斷位置時,徑向力大幅度地減小,并改善了徑向力沿定子圓周的分布,使其波動減小,從而減小了定子鐵心的變形與振動,進(jìn)而降低了開關(guān)磁阻電機(jī)的噪聲.靜態(tài)轉(zhuǎn)矩因轉(zhuǎn)子極開槽也略微減小,但對電機(jī)的效率影響不大.開關(guān)磁阻電機(jī)因磁路的飽和導(dǎo)致參數(shù)的非線性,又因在不同控制方式下是變結(jié)構(gòu)的.這使得開關(guān)磁阻電機(jī)的控制非常困難.經(jīng)典的線性控制方法如PI、PID等方法用于開關(guān)磁阻電機(jī)的控制,效果不好.其它的控制方法如滑模變結(jié)構(gòu)控制、狀態(tài)空間控制方法等可取得較好的控制效果但大都比較復(fù)雜,實現(xiàn)起來比較困難.而智能控制方法如模糊控制本身為一種非線性控制方法,對于非線性、變結(jié)構(gòu)、時變的被控對象均可取得較好的控制效果且不需知道被控對象的數(shù)學(xué)模型,這對于很難精確建模的開關(guān)磁阻電機(jī)來說尤其適用.同時,模糊控制實現(xiàn)比較容易.但對于變參數(shù)、變結(jié)構(gòu)的開關(guān)磁阻電機(jī)來說固定參數(shù)的模糊控制在不同條件下其控制效果難以達(dá)到最優(yōu).為取得最優(yōu)的控制效果,該文采用帶修正因子的自組織模糊控制器,采用單純形加速優(yōu)化算法通過在線調(diào)整參數(shù),達(dá)到了較好的控制效果.仿真結(jié)果證明了這一點.
標(biāo)簽： 開關(guān)磁阻電機(jī) 自組織 模糊控制
上傳時間： 2013-05-16
上傳用戶：大三三
本論文主要對無線擴(kuò)頻集成電路設(shè)計中的信道編解碼算法進(jìn)行研究并對其FPGA實現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴(kuò)頻技術(shù)，所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實意義。無線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復(fù)雜，因此在無線擴(kuò)頻集成電路設(shè)計中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現(xiàn)的方法。 計算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究內(nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數(shù)。第五章對第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項目實際，討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計思路和方法。首先對FPGA開發(fā)流程以及實際開發(fā)的工具進(jìn)行了簡要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計。對發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實現(xiàn)原理和方法進(jìn)行分析。第七章對論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無線擴(kuò)頻 信道編解 技術(shù)研究
上傳時間： 2013-07-18
上傳用戶：hbsunhui
ABEL設(shè)計軟件是一種高級編譯型可編程邏輯設(shè)計軟件， 只需要輸入符合語法規(guī)定的邏輯描述，就能設(shè)計各種不同類型 的PLD器件。這種軟件可以對用戶的邏輯設(shè)計進(jìn)行語法檢查、 邏輯化簡、自動生成符合標(biāo)準(zhǔn)的JEDEC文件（“．JED”文件）， 還能將用戶的設(shè)計要求與所選器件的功能相結(jié)合，分析檢查用 戶的設(shè)計目的是否切實可行，目前已經(jīng)成為國際通用的PLD輔 助設(shè)計軟件之一。
上傳時間： 2013-08-03
上傳用戶：20160811
stm32最小系統(tǒng)原理圖及生成好了的PCB圖，可以直接使用快速構(gòu)建stm32雖小系統(tǒng)
標(biāo)簽： stm 32 最小系統(tǒng)
上傳時間： 2013-06-18
上傳用戶：ezgame
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-08-20
上傳用戶：herog3
隨著科學(xué)技術(shù)的不斷發(fā)展，人們的生活水平的不斷提高，通信技術(shù)的不斷擴(kuò)延，計算機(jī)已經(jīng)涉及到各個不同的行業(yè)，成為人們生活、工作、學(xué)習(xí)、娛樂不可缺少的工具。而計算機(jī)主板作為計算機(jī)中非常重要的核心部件，其品質(zhì)的好壞直接影響計算機(jī)整體品質(zhì)的高低。因此在生產(chǎn)主板的過程中每一步都是要嚴(yán)格把關(guān)的，不能有絲毫的懈怠，這樣才能使其品質(zhì)得到保證。 基于此，本文主要介紹電腦主板的SMT生產(chǎn)工藝流程和F/T(Function Test)功能測試步驟（F/T測試步驟以惠普H310機(jī)種為例）。讓大家了解一下完整的計算機(jī)主板是如何制成的，都要經(jīng)過哪些工序以及如何檢測產(chǎn)品質(zhì)量的。 本文首先簡單介紹了PCB板的發(fā)展歷史，分類，功能及發(fā)展趨勢，SMT及SMT產(chǎn)品制造系統(tǒng)，然后重點介紹了SMT生產(chǎn)工藝流程和F/T測試步驟。
標(biāo)簽： 電腦主板 生產(chǎn)工藝 流程
上傳時間： 2013-11-06
上傳用戶：paladin
此份資料，是計算變壓器的，很實用
標(biāo)簽： 變壓器設(shè)計 自動 計算
上傳時間： 2013-10-12
上傳用戶：13188549192
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
