模糊控制 C語言實(shí)現(xiàn) 利用模糊數(shù)學(xué)的基本思想和理論的控制方法。在傳統(tǒng)的控制領(lǐng)域里，控制系統(tǒng)動(dòng)態(tài)模式的精確與否是影響控制優(yōu)劣的最主要關(guān)鍵，系統(tǒng)動(dòng)態(tài)的信息越詳細(xì)，則越能達(dá)到精確控制的目的。
上傳時(shí)間： 2013-05-20
上傳用戶：shinesyh
隨著電子科學(xué)、圖像傳輸處理技術(shù)與理論的迅速發(fā)展，機(jī)器人視頻監(jiān)控技術(shù)的實(shí)際研究與應(yīng)用曰益得到重視，并不斷地在許多領(lǐng)域取得驕人的成果。特別是近年來，機(jī)器人視頻監(jiān)控技術(shù)已成為高技術(shù)領(lǐng)域一個(gè)重要的研究課題。 本論文詳細(xì)介紹了一種機(jī)器人視頻監(jiān)視系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了具有前端視頻采集、圖像傳輸處理功能的FPGA系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、I
標(biāo)簽： FPGA 機(jī)器人 視頻監(jiān)視系統(tǒng)
上傳時(shí)間： 2013-07-21
上傳用戶：ybysp008
隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。 本文設(shè)計(jì)了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個(gè)系統(tǒng)采用了自頂向下的設(shè)計(jì)方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計(jì)各個(gè)大模塊中的子模塊。 首先，利用FPGA對(duì)專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對(duì)SAA7111A的控制，并通過設(shè)計(jì)圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)并采集的功能。 其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時(shí)序和地址配置空間等，設(shè)計(jì)了簡化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語言設(shè)計(jì)了程序，完成了簡化邏輯的PCI接口設(shè)計(jì)在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實(shí)現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計(jì)的靈活性。 再次，設(shè)計(jì)了WINDOWS下對(duì)PCI接口的驅(qū)動(dòng)程序。驅(qū)動(dòng)程序可以選擇不同的方法來完成，當(dāng)然每個(gè)方法都有自己的特點(diǎn)，對(duì)幾種主要設(shè)計(jì)驅(qū)動(dòng)程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對(duì)配置空間的設(shè)計(jì)、系統(tǒng)端口和內(nèi)存映射的設(shè)計(jì)、中斷服務(wù)的設(shè)計(jì)等，用VC++語言編寫了驅(qū)動(dòng)程序。 最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計(jì)了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲(chǔ)到硬盤中。本系統(tǒng)中，這部分設(shè)計(jì)是利用Altera公司提供的IP核來完成壓縮的，同時(shí)還用VHDL語言在FPGA上設(shè)計(jì)了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲(chǔ)到硬盤中。
上傳時(shí)間： 2013-06-01
上傳用戶：程嬰sky
msp430單片機(jī)c語言應(yīng)用程序設(shè)計(jì)實(shí)例精講,msp430單片機(jī)c語言應(yīng)用程序設(shè)計(jì)實(shí)例精講,msp430單片機(jī)c語言應(yīng)用程序設(shè)計(jì)實(shí)例精講
標(biāo)簽： msp 430 單片機(jī)c語言
上傳時(shí)間： 2013-05-17
上傳用戶：1222
對(duì)MSP430的C編譯器做詳細(xì)講解，使讀者熟練掌握IAR軟件的使用
上傳時(shí)間： 2013-06-02
上傳用戶：13913148949
本文利用Verilog HDL語言在FPGA上實(shí)現(xiàn)IC總線的規(guī)范，又簡要介紹了Quartus Ⅱ設(shè)計(jì)環(huán)境和設(shè)計(jì)方法，以及FPGA的設(shè)計(jì)流程。在此基礎(chǔ)上，重點(diǎn)介紹了I
上傳時(shí)間： 2013-04-24
上傳用戶：ajaxmoon
★★★★基于TMS320C6713的原理圖，整體方案，包括SDRAM，F(xiàn)LASH，音頻接口等等。-TDS6713EVM原理圖
上傳時(shí)間： 2013-06-23
上傳用戶：15510133306
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-06-10
上傳用戶：01010101
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測(cè)對(duì)象的性質(zhì)，對(duì)測(cè)試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測(cè)試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn)，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測(cè)等幾個(gè)方面，詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號(hào)通道，可以同時(shí)采集雙路信號(hào)，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號(hào)和時(shí)序信號(hào)。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì)，主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動(dòng)程序?？蛻舳诉x擇了微軟的Visual Studio6.0 C++作開發(fā)平臺(tái)，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測(cè)試標(biāo)準(zhǔn)信號(hào)及電木的導(dǎo)熱系數(shù)，以驗(yàn)證測(cè)試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：鳳臨西北
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場(chǎng)合對(duì)回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號(hào)在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場(chǎng)合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場(chǎng)合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試和硬件升級(jí)。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測(cè)算法、雙講檢測(cè)算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺(tái)上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對(duì)設(shè)計(jì)進(jìn)行了大量的主、客測(cè)試，各項(xiàng)測(cè)試結(jié)果均達(dá)到或優(yōu)于G．168的要求。
上傳時(shí)間： 2013-06-23
上傳用戶：123啊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
