1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz,超音波(Ultrasonic wave)即爲頻率超過20KHz以上的音波或機械振動,因此超音波馬達就是利用超音波的彈性振動頻率所構成的制動力。超音波馬達的內部主要是以壓電陶瓷材料作爲激發源,其成份是由鉛(Pb)、結(Zr)及鈦(Ti)的氧化物皓鈦酸鉛(Lead zirconate titanate,PZT)製成的。將歷電材料上下方各黏接彈性體,如銅或不銹鋼,並施以交流電壓於壓電陶瓷材料作爲驅動源,以激振彈性體,稱此結構爲定子(Stator),將其用彈簧與轉子Rotor)接觸,將所産生摩擦力來驅使轉子轉動,由於壓電材料的驅動能量很大,並足以抗衡轉子與定子間的正向力,雖然伸縮振幅大小僅有數徵米(um)的程度,但因每秒之伸縮達數十萬次,所以相較於同型的電磁式馬達的驅動能量要大的許多。超音波馬達的優點爲:1,轉子慣性小、響應時間短、速度範圍大。2,低轉速可產生高轉矩及高轉換效率。3,不受磁場作用的影響。4,構造簡單,體積大小可控制。5,不須經過齒輸作減速機構,故較爲安靜。實際應用上,超音波馬達具有不同於傳統電磁式馬達的特性,因此在不適合應用傳統馬達的場合,例如:間歇性運動的裝置、空間或形狀受到限制的場所;另外包括一些高磁場的場合,如核磁共振裝置、斷層掃描儀器等。所以未來在自動化設備、視聽音響、照相機及光學儀器等皆可應用超音波馬達來取代。
標簽: 超聲波電機
上傳時間: 2022-06-17
上傳用戶:
近些年來,隨著電力電子技術的發展,電力電子系統集成受到越來越多的關注,其中標準化模塊的串并聯技術成為研究熱點之一。輸入并聯輸出串聯型(Input-Parallel and Output-Series,IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作,必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關系,在此基礎上提出一種輸出均壓控制方案,該方案對系統輸出電壓調節沒有影響。選擇移相控制全橋(Full-Bridge,FB)變換器作為基本模塊,對n個全橋模塊組成的IPOS組合變換器建立小信號數學模型,推導出采用輸出均壓控制方案的IPOS-FB系統的數學模型,該模型證明各模塊輸出均壓閉環不影響系統輸出電壓閉環的調節,給出了模塊輸出均壓閉環和系統輸出電壓閉環的補償網絡參數設計。對于IPOS組合變換器,采用交錯控制,由于電流紋波抵消效應,輸入濾波電容容量可大大減小;由于電壓紋波抵消作用,在相同的系統輸出電壓紋波下,各模塊的輸出濾波電容可大大減小,由此可以提高變換器的功率密度。 根據所提出的輸出均壓控制策略,在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機,每個模塊輸入電壓為270V,輸出電壓為180V。并進行了仿真和實驗驗證,結果均表明本控制方案是正確有效的。
上傳時間: 2013-06-17
上傳用戶:cwyd0822
"立體聲音頻延長器面板型"是我公司自主獨立開發的產品.它使用五類或五類以上非屏蔽雙絞線作為傳輸介質,采用ABS塑膠外殼,接線簡單方便,發送端與音頻信號源連接,接收端連接到揚聲器.成對使用,抗干擾能力強,音頻可以傳輸300米遠的距離。無需外接電源。
上傳時間: 2013-05-16
上傳用戶:Altman
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域,一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真,而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素,在現有的指令集仿真技術中,編譯型仿真技術雖然可以獲得高的仿真速度,但其對應用的假設過于嚴格,限制了其在商業領域中的應用;解釋型仿真器雖被普遍使用,但其缺點也很明顯,由于模擬過程中需要耗費大量時間用于指令譯碼,解釋型模擬器速度往往很有限,使用性能較低。由此可見,如何減少仿真過程中的指令譯碼時間,是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型,重點解決指令解碼過程中的速度瓶頸,在其基礎可以進行擴充和改進,以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手,通過分析和比較找出了一般常用指令的編碼和實現規律,并在此基礎上進行了高級語言的描述,其后提出了改進版解釋型指令集仿真器的設計方案,包括為提高仿真器性能,減少譯碼時間,創新性的在流程設計中加入了預解碼的步驟,同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來,描述了仿真器的實現,包括指令的取指、譯碼、執行等基本功能,并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外,需要特別指出的是,針對仿真器中普遍存在的調試難問題,本文從一線程序開發人員的角度,在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外,還添加了各類監視設備和程序跟蹤的功能,以期能提高本仿真器的實用性。 在文章的結尾,提出了仿真器的驗證方案,并按照該方案對仿真器進行了功能和性能上的驗證,最后對進一步的工作進行了展望。
上傳時間: 2013-08-02
上傳用戶:宋桃子
該文首先分析了線路碼的一般問題;其次分析了正碼速調整的基本原理及所涉及的一般問題,并說明了用FPGA進行電路設計的一般方法;最后分析了該系統所產生的抖動,如抖動的產生,分類以及如何減小抖動等,并對該課題所產生的兩類抖動即正碼速調整引入的侯時抖動和平滑鎖相環引入的抖動進行了分析,并用Matlab仿真工具對鎖相環的抖動與其環路帶寬之間的關系進行了仿真與計算. 作者的工作主要包括: 1.利用FPGA完成了復接、分接系統的設計和調試.2.利用FPGA完成了HDB3線路碼的設計與調試.3.利用鎖相環完成了碼速恢復.4,對該復接分接系統所產生的抖動進行了理論分析和仿真.5.對FPGA進行了誤碼率測試,誤碼性能優于10
上傳時間: 2013-04-24
上傳用戶:songnanhua
本文研制的數據采集器,用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能,由于試車臺是高速旋轉體,其工作環境惡劣,受電磁干擾大,而且設備要求高,如果遇到設備故障或設備事故,其損失相當巨大,保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上,選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計,其優點是FPGA技術在數據采集器中可以進行模塊化設計,增加了系統的抗干擾性、靈活性和適應性,并且可以將整個PCM通信系統設計成可編程序系統,用戶只要稍加變更程序,則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計,系統采用的是FPGA技術來實現數據采集和信號處理,采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊,構建了實時性和準確性通信網絡,實現了數據的采集。 測試數據和數據采集的實驗結果證明,采用FPGA技術實現PCM信號的編碼、傳輸、解碼,能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合,并且誤碼率較低,要遠遠優于傳統的方法。
上傳時間: 2013-04-24
上傳用戶:com1com2
電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展,對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現有技術,以滿足人民群眾日益增長的需求。 本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處,根據歐洲ETS300799標準,實現了一種激勵器輸入接口的解決方案,這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯編碼,使得信號抗干擾能力大大加強,提高了節目從演播室到發射臺的傳輸質量,特別是實時直播節目要求信號質量比較好時具有更大的作用。 本論文利用校驗位為奇數個的RS碼,對可檢不可糾的錯誤發出報警信號,通過其它方法替代原有信號,對音質影響不大,節省了糾正這個錯誤的資源和開發成本。 同時,我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能,而不采用專用芯片實現功能,使得修改電路和升級變得異常方便,大大提高了開發產品的效率,降低了成本。 經過軟件仿真和硬件驗證,本系統已經基本實現了預想的功能,擴展性較好,硬件資源開銷較小,具有實用價值。
上傳時間: 2013-07-15
上傳用戶:afeiafei309
研制發射微小衛星,是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展,主要取決于微小衛星自身的一系列特點:重量輕,體積小,成本低,性能高,安全可靠,發射方便、快捷靈活等。在衛星通信系統中,由于傳輸信道的多徑和各種噪聲的影響,信號在接收端會引起差錯,通過信道編碼環節,可對這些不可避免的差錯進行檢測和糾正。 在微小衛星通信鏈路中,信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼,即內碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進行交織操作。其中,里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼,是分組碼中糾錯能力最強的糾錯碼,一次可以糾正多個突發錯誤,廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求,在用SystemView和C語言仿真的基礎上,用硬件描述語言Verilog設計了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進行了功能仿真,并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中,完成了電路的設計并實現了編碼譯碼的功能,表明本文設計的信道編解碼器的正確性和實用性,滿足了微小衛星通信分系統的技術要求。
上傳時間: 2013-08-01
上傳用戶:lili123
EP51 編程器使用說明 1、支持的芯片型號 支持目前最為經典和市場占有量最大的ATMEL 公司生產的AT89C51、C52、C55 和最新的 AT89S51、S52;AT89C1051、AT89C2051、AT89C4051 芯片,它們的燒寫軟件為Easy 51Pro V2.0。 是目前最為經濟,美觀和方便實用的小型51單片機編程器。通過跳針帽設置,還可以燒寫DIP 封裝的STC89C51、STC89C52 或者和這兩種封裝一樣的STC 系列單片機,STC 單片機也是插 在DIP40 活動IC 座上,通過串口線或者USB 轉串口線給它們燒寫程序,燒寫軟件為STC-ISP。 買家可以通過轉換座(PLCC 轉DIP,買家另行配置)可以燒寫PLCC 等封裝的單片機。 出廠設置為AT89C/S 短接處7 個跳針帽端接,STC 短接處4 個懸空,用來燒寫ATMEL 公司的 芯片。當燒寫STC 單片機時把AT89C/S 短接處7 個跳針帽拔掉,STC 短接處4 個插上。
上傳時間: 2013-05-30
上傳用戶:euroford
·作 者: 三菱電機株式會社 I S B N: 7118019917 頁 數: 176 開 本: 大16開 封面形式: 簡裝本 出 版 社: 國防工業出版社 本社特價書 出版日期: 2001-7-1 定 價: 40元 變頻器原理與應用教程 內容簡介本書
上傳時間: 2013-08-01
上傳用戶:aappkkee