點陣取模軟件，取字模和數(shù)字以及符號，LED點陣大小8*8,16*16.
上傳時間： 2013-08-06
上傳用戶：jacking
PCF8591模數(shù)與數(shù)模轉(zhuǎn)換PCF8591模數(shù)與數(shù)模轉(zhuǎn)換
上傳時間： 2013-07-09
上傳用戶：x4587
multisim10漢化與注冊機方便初學(xué)者進行電路仿真，希望大家喜歡
上傳時間： 2013-06-05
上傳用戶：plsee
文中主要介紹了高性能數(shù)模轉(zhuǎn)換器AIM21的工作原理及其在智能變送器的設(shè)計中的應(yīng)用。設(shè)計方案利用低功耗的16住單片機MSP430作為核心控制器，選用低功耗的外圍擴展元器件，設(shè)計了具有4 20 mA
標簽： 421 AD 數(shù)模轉(zhuǎn)換器
上傳時間： 2013-06-09
上傳用戶：時代將軍
共模電感器和差模電感器系列規(guī)格書
上傳時間： 2013-07-15
上傳用戶：也一樣請求
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實現(xiàn)。通過上述設(shè)計實現(xiàn)了“準單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計可以解決各類系統(tǒng)的應(yīng)用問題，達到“設(shè)計復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進和升級，同時也可以降低成本和提高可靠性。
標簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現(xiàn)技術(shù)的研究越來越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現(xiàn)技術(shù)，依次對專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計及優(yōu)化，流水線操作和并行化，芯片運行穩(wěn)定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學(xué)模型，以及基于極點配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計過程，同時給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能，并且具有自動限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標的基礎(chǔ)上，制定了FPGA目標器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計的設(shè)計方法學(xué)，詳細介紹了基于FPGA的ASIC設(shè)計流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進行了芯片系統(tǒng)功能劃分，針對：DDS標準正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計優(yōu)化問題，并針對逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進行設(shè)計的特點，提出一種全新的“分層多級流水線”設(shè)計技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計問題。本文最后對芯片運行穩(wěn)定性等問題進行了初步研究。指出了設(shè)計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
軟件無線電是二十世紀九十年代提出的一種實現(xiàn)無線通信的體系結(jié)構(gòu)，被認為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是：構(gòu)造一個開放性、標準化、模塊化的通用硬件平臺，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無線電的幾項關(guān)鍵技術(shù)及其最新研究進展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無線電最顯著的優(yōu)點——靈活性。目前這一部分的技術(shù)實現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實現(xiàn)軟件無線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統(tǒng)級開發(fā)工具進行集成化設(shè)計。在實現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時，在設(shè)計中成功地調(diào)用了Xilinx公司的IP核，實現(xiàn)了設(shè)計復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進行重構(gòu)，因而硬件的調(diào)試和升級變得很容易，而內(nèi)嵌CPU使信號處理過程可以用軟件進行控制，充分體現(xiàn)了軟件無線電的靈活性。 通過本論文的研究，初步驗證了在FPGA內(nèi)實現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對將來的擴展問題進行了研究和討論，為實現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。
標簽： FPGA 軟件無線電 調(diào)制解調(diào)
上傳時間： 2013-06-10
上傳用戶：xhz1993
本論文依據(jù)IEEE802.16a物理層對RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時對FPGA開發(fā)技術(shù)進行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯誤位置多項式和錯誤值多項式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實現(xiàn)的改進的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結(jié)構(gòu)的幸存路徑回溯模塊組成?！ ≡趯崿F(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點上，對譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗平臺，并在此試驗平臺上實現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
上傳時間： 2013-06-03
上傳用戶：lx9076
微波功率放大器的線性化技術(shù)研究，可以供你進行參考！
上傳時間： 2013-04-24
上傳用戶：宋桃子
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
