摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類(lèi)號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來(lái)越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問(wèn) 題。 1) 時(shí)鐘的快速電平切換將給電路帶來(lái)的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來(lái)達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來(lái)分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來(lái)的4 倍(如圖1b 所示)。 以前也有人嘗試過(guò)用專(zhuān)門(mén)的延遲線或邏輯門(mén)延時(shí)來(lái)達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無(wú)法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來(lái)半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過(guò)一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說(shuō)明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開(kāi)銷(xiāo), 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開(kāi)頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說(shuō), 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門(mén)延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來(lái)很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過(guò)鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過(guò)分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過(guò)鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過(guò)優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無(wú)法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過(guò) 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫(xiě)入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過(guò)采樣 點(diǎn)依次相差90°相位。通過(guò)存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問(wèn)題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：xg262122
TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開(kāi)關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過(guò)程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機(jī)I/O資源；且價(jià)格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應(yīng)用。 TLC2543的特點(diǎn) （1）12位分辯率A/D轉(zhuǎn)換器； （2）在工作溫度范圍內(nèi)10μs轉(zhuǎn)換時(shí)間； （3）11個(gè)模擬輸入通道； （4）3路內(nèi)置自測(cè)試方式； （5）采樣率為66kbps； （6）線性誤差±1LSBmax； （7）有轉(zhuǎn)換結(jié)束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導(dǎo)； （10）可編程輸出數(shù)據(jù)長(zhǎng)度。 TLC2543的引腳排列及說(shuō)明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說(shuō)明見(jiàn)表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：shen1230
WEBGAME 機(jī)器人大戰(zhàn)EBS(無(wú)盡的戰(zhàn)爭(zhēng)) 架設(shè)方法 WIN2K系列主機(jī) ，最簡(jiǎn)單的方法就是 設(shè)置一個(gè)虛擬目錄 其它就稍微改改 config.cgi的設(shè)置，還有餓ebs_sub 1 2 3.cgi的圖片地址就基本好了 WIN2K沒(méi)有虛擬目錄的話就除了要做上面的那些以外 還要打開(kāi)所有文件，搜索類(lèi)似這樣的 require config.cgi 都改成絕對(duì)路徑就行了 UNIX LINUX FREEBSD 系列的話,就要設(shè)置屬性了 ebs目錄所有CGI文件設(shè)置成 755 所有DAT文件設(shè)置成 777 logmiulerebeb 目錄也就是數(shù)據(jù)目錄，這個(gè)要設(shè)置成 777 裏面所有文件也是 777 當(dāng)然，你可以修改這個(gè)目錄，最好修改成其他目錄，然後把config.cgi的數(shù)據(jù)庫(kù)目錄改改就可以了, 然後就是改 config.cgi的一些設(shè)置，還要改 ebs_sub 1 2 3.cgi的圖片地址了,最後就是，UNIX LINUX系列的大小寫(xiě)都分的很清楚，這個(gè)版本我懶得整理，所以有的是答謝，有的是小寫(xiě)，自己改改吧.
標(biāo)簽： WEBGAME WIN2K EBS 機(jī)器人
上傳時(shí)間： 2014-01-10
上傳用戶(hù)：tuilp1a
％ 該Matlab程序基于牛頓－拉夫遜算法，用于計(jì)算已知導(dǎo)納矩陣、PQ節(jié)點(diǎn)、PV節(jié)點(diǎn)、平衡節(jié)點(diǎn)(UA)的電力網(wǎng)絡(luò)潮流 ％ U - 各節(jié)點(diǎn)母線電壓 S - 各節(jié)點(diǎn)注入功率 S_net - 電力網(wǎng)絡(luò)總損耗 ％ PQ_P - 實(shí)算PQ節(jié)點(diǎn)注入有功功率 PQ_Q - 實(shí)算PQ節(jié)點(diǎn)注入無(wú)功功率 ％ delt_PQ_P - 實(shí)算PQ節(jié)點(diǎn)有功功率修正值 delt_PQ_Q －實(shí)算PQ節(jié)點(diǎn)無(wú)功功率修正值 ％ delt_UA_P - 實(shí)平衡節(jié)點(diǎn)有功功率修正值 delt_U_2 - 實(shí)平衡節(jié)點(diǎn)電壓平方修正值 ％ delt_PQV - 實(shí)算P Q U^2修正值 J - 雅可比矩陣 ％ e - 電壓實(shí)部 f - 電壓虛部 delt_ef - 電壓實(shí)部與虛部修正值
上傳時(shí)間： 2015-07-23
上傳用戶(hù)：王楚楚
數(shù)值分析中的歐拉算法 本文建立在數(shù)值分析的理論基礎(chǔ)上，能夠在Matlab環(huán)境中運(yùn)行，給出了理論分析、程序清單以及計(jì)算結(jié)果。更重要的是，還有詳細(xì)的對(duì)算法的框圖說(shuō)明。首先運(yùn)用Romberg積分方法對(duì)給出定積分進(jìn)行積分，然後對(duì)得到的結(jié)果用插值方法，分別求出Lagrange插值多項(xiàng)式和Newton插值多項(xiàng)式，再運(yùn)用最小二乘法的思想求出擬合多項(xiàng)式，最後對(duì)這些不同類(lèi)型多項(xiàng)式進(jìn)行比較，找出它們各自的優(yōu)劣。
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：yoleeson
本書(shū)以最新的資訊家電、智慧型手機(jī)、PDA產(chǎn)品為出發(fā)點(diǎn)，廣泛並深入分析相關(guān)的嵌入式系統(tǒng)技術(shù)。 適合閱讀： 產(chǎn)品主管、系統(tǒng)設(shè)計(jì)分析人員、欲進(jìn)入此領(lǐng)域的工程師、大專(zhuān)院校教學(xué). 本書(shū)效益： 為開(kāi)發(fā)嵌入式系統(tǒng)產(chǎn)品必備入門(mén)聖經(jīng) 進(jìn)入嵌入式系統(tǒng)領(lǐng)域的寶典 第三代行動(dòng)通訊終端設(shè)備與內(nèi)容服務(wù)的必備知識(shí).
上傳時(shí)間： 2015-09-03
上傳用戶(hù)：阿四AIR
遺傳算法的程序 遺傳 算 法 (GeneticA lgorithm,G A)是一種大規(guī)模并行搜索優(yōu)化算法，它模 擬了達(dá)爾文“適者生存”的進(jìn)化規(guī)律和隨機(jī)信息交換思想，仿效生物的遺傳方式， 從隨機(jī)生成的初始解群出發(fā)，開(kāi)始搜索過(guò)程。解群中的個(gè)體稱(chēng)為染色體，它是一 串符號(hào)，可以是一個(gè)二進(jìn)制字符串，也可以是十進(jìn)制字符串或采用其他編碼方式 形成的碼串。對(duì)父代(當(dāng)前代)群體進(jìn)行交叉、變異等遺傳操作后，根據(jù)個(gè)體的 適應(yīng)度〔fitness)進(jìn)行選擇操作，適應(yīng)度高的個(gè)體有較高的概率被選中并復(fù)制到下 一代，如此產(chǎn)生的子代通常優(yōu)于父代，這個(gè)過(guò)程稱(chēng)為進(jìn)化。上述過(guò)程循環(huán)執(zhí)行直 至滿足停機(jī)條件，最終使優(yōu)化過(guò)程以大概率趨于全局最優(yōu)解
標(biāo)簽： GeneticA lgorithm 算法 程序
上傳時(shí)間： 2015-09-25
上傳用戶(hù)：lili123
災(zāi)色統(tǒng)計(jì)聚類(lèi)的matlab源碼，可用來(lái)進(jìn)行統(tǒng)計(jì)分析，計(jì)算白化與灰化的情況
標(biāo)簽： matlab
上傳時(shí)間： 2015-10-27
上傳用戶(hù)：1583060504
一個(gè)MATLAB程序算例，即求模最大值的程序，相互學(xué)習(xí)用。
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：ayfeixiao
Java: 在n 張撲克牌中找出順子 題目是這樣的：有n張撲克牌，每張牌的取值范圍是：2，3，4，5，6，7，8，9，10，J，Q，K，A。在這n張牌中找出順子（5張及5張以上的連續(xù)的牌），并將這些順子打印出來(lái)。 思路：我的思路其實(shí)很簡(jiǎn)單，首先就是要去掉重復(fù)的牌，因?yàn)橥瑯拥捻樧又阋粋€(gè)，顯然JAVA中的Set很適合這個(gè)工作。同時(shí)又需要對(duì)這些牌進(jìn)行排序，毫無(wú)疑問(wèn)就是TreeSet了。然后從小到大遍歷這些牌，并設(shè)置一個(gè)計(jì)數(shù)器count。若發(fā)現(xiàn)連續(xù)的牌，則count++；若發(fā)現(xiàn)不連續(xù)的，分2中情況：若count>4，則找到了一個(gè)順子，存起來(lái)；反之則什么都不做。然后count=1，從新開(kāi)始找順子。下面就是代碼：
標(biāo)簽： Java
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：hewenzhi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
