亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

模式分類

  • 手把手教你學(xué)AVR單片機(jī)C程序設(shè)計(jì)實(shí)驗(yàn)程序

    目錄 第1章 概述 1.1 采用C語言提高編制單片機(jī)應(yīng)用程序的效率 1.2 C語言具有突出的優(yōu)點(diǎn) 1.3 AvR單片機(jī)簡介 1.4 AvR單片機(jī)的C編譯器簡介 第2章 學(xué)習(xí)AVR單片機(jī)C程序設(shè)計(jì)所用的軟件及實(shí)驗(yàn)器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機(jī)綜合實(shí)驗(yàn)板 2.5 AvR單片機(jī)JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機(jī)開發(fā)軟件的安裝及第一個(gè)入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機(jī)開發(fā)過程 3.6 第一個(gè)AVR入門程序 第4章 AVR單片機(jī)的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機(jī)的產(chǎn)品特性 4.2 ATMEGA16(L)單片機(jī)的基本組成及引腳配置 4.3 AvR單片機(jī)的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時(shí)鐘及時(shí)鐘選項(xiàng) 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復(fù)位 4.8 中斷 第5章 C語言基礎(chǔ)知識 5.1 C語言的標(biāo)識符與關(guān)鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機(jī)的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運(yùn)算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應(yīng)用設(shè)置 6.3 ATMEGA16(L)的I/O端口使用注意事項(xiàng) 6.4 ATMEGAl6(L)PB口輸出實(shí)驗(yàn) 6.5 8位數(shù)碼管測試 6.6 獨(dú)立式按鍵開關(guān)的使用 6.7 發(fā)光二極管的移動(dòng)控制(跑馬燈實(shí)驗(yàn)) 6.8 0~99數(shù)字的加減控制 6.9 4×4行列式按鍵開關(guān)的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關(guān)的中斷控制寄存器 7.3 INT1外部中斷實(shí)驗(yàn) 7.4 INTO/INTl中斷計(jì)數(shù)實(shí)驗(yàn) 7.5 INTO/INTl中斷嵌套實(shí)驗(yàn) 7.6 2路防盜報(bào)警器實(shí)驗(yàn) 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設(shè)計(jì) 第8章 ATMEGAl6(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊 8.1 16×2點(diǎn)陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點(diǎn) 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動(dòng)集成電路HD44780特點(diǎn) 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時(shí)序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動(dòng)16×2點(diǎn)陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時(shí)/計(jì)數(shù)器 9.1 預(yù)分頻器和多路選擇器 9.2 8位定時(shí)/計(jì)時(shí)器T/C0 9.3 8位定時(shí)/計(jì)數(shù)器0的寄存器 9.4 16位定時(shí)/計(jì)數(shù)器T/C1 9.5 16位定時(shí)/計(jì)數(shù)器1的寄存器 9.6 8位定時(shí)/計(jì)數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時(shí)/計(jì)數(shù)器1的計(jì)時(shí)實(shí)驗(yàn) 9.10 定時(shí)/計(jì)數(shù)器0的中斷實(shí)驗(yàn) 9.11 4位顯示秒表實(shí)驗(yàn) 9.12 比較匹配中斷及定時(shí)溢出中斷的測試實(shí)驗(yàn) 9.13 PWM測試實(shí)驗(yàn) 9.14 0~5 V數(shù)字電壓調(diào)整器 9.15 定時(shí)器(計(jì)數(shù)器)0的計(jì)數(shù)實(shí)驗(yàn) 9.16 定時(shí)/計(jì)數(shù)器1的輸入捕獲實(shí)驗(yàn) ......

    標(biāo)簽: AVR 手把手 單片機(jī) C程序

    上傳時(shí)間: 2013-07-30

    上傳用戶:yepeng139

  • OFDM系統(tǒng)幀檢測及同步算法FPGA設(shè)計(jì)與實(shí)現(xiàn)

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),它具有頻譜利用率高、抗多徑能力強(qiáng)等特點(diǎn),在寬帶無線多媒體通信領(lǐng)域中受到了廣泛的關(guān)注。 OFDM系統(tǒng)可分為連續(xù)工作模式和突發(fā)工作模式。在IEEE802.11a、HiperLANType2等無線局域網(wǎng)標(biāo)準(zhǔn)中采用了OFDM的突發(fā)工作模式,該模式下的接收機(jī)首先對符合某種特定格式的幀做出檢測。本文介紹了一種基于最小錯(cuò)誤概率準(zhǔn)則的幀檢測算法,提出了該算法的FPGA實(shí)現(xiàn)方案。 同步技術(shù)是OFDM最關(guān)鍵的技術(shù)之一,它包括載波頻率同步和符號同步。載波頻率同步是為了糾正接收端相對于發(fā)送端的載波頻率偏移,以保證子載波間的正交性;符號同步確定OFDM符號有用數(shù)據(jù)信息的開始時(shí)刻,也就是確定FFT窗的開始時(shí)刻。本文首先介紹了一種基于自相關(guān)的載波頻率同步算法,給出了它的FPGA實(shí)現(xiàn)方案,重點(diǎn)講述了其中用到的Cordic算法及其實(shí)現(xiàn);然后介紹了分別基于互相關(guān)和自相關(guān)的兩種符號同步算法,給出了各自的FPGA實(shí)現(xiàn)方案,從實(shí)現(xiàn)的角度比較了兩種算法的優(yōu)缺點(diǎn),并且在FPGA設(shè)計(jì)中體現(xiàn)了面積復(fù)用和流水線操作的設(shè)計(jì)思想。 文章最后介紹了系統(tǒng)調(diào)試的情況,總結(jié)出一種ChipScopePro與Matlab相結(jié)合的調(diào)試方法,該方法在FPGA調(diào)試方面具有一定的通用性。

    標(biāo)簽: OFDM FPGA

    上傳時(shí)間: 2013-07-16

    上傳用戶:Killerboo

  • 基于“單片機(jī)CPLDFPGA體系結(jié)構(gòu)”的程控交換機(jī)系統(tǒng)集成化設(shè)計(jì)

    有線通信方式由于具有保密性高、抗干擾能力強(qiáng)在軍事通信中倍受青睞,因此,對軍用有線通信設(shè)備的研究和設(shè)計(jì)具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線程控交換機(jī)是一種小型背負(fù)式模擬空分程控用戶交換機(jī),用于裝備全軍各兵種的作戰(zhàn)、演習(xí)和緊急搶險(xiǎn)等行動(dòng).該項(xiàng)目以該交換機(jī)為研究對象,在詳細(xì)分析原設(shè)備的系統(tǒng)結(jié)構(gòu)和功能實(shí)現(xiàn)方式的基礎(chǔ)上,指出該機(jī)型在使用過程中存在技術(shù)相對陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時(shí)結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機(jī)接口設(shè)計(jì),本文提出基于"單片機(jī)+CPLD/FPGA體系結(jié)構(gòu)"的集成化設(shè)計(jì)方案:①在CPLD中實(shí)現(xiàn)信號音分頻和計(jì)時(shí)頻率生成電路、20路用戶LED狀態(tài)控制電路;②CPLD與單片機(jī)以總線接口方式實(shí)現(xiàn)譯碼、數(shù)據(jù)和控制信號鎖存功能的VHDL設(shè)計(jì);③基于低功耗設(shè)計(jì)的器件選型方案和單片機(jī)待機(jī)模式設(shè)計(jì);④人機(jī)接口的LCD菜單操作方式.該文詳細(xì)介紹了改型設(shè)備的研制過程,包括CPLD片內(nèi)功能設(shè)計(jì)實(shí)現(xiàn)、主控制板和用戶板各功能模塊工作原理和設(shè)計(jì)實(shí)現(xiàn)、各硬件模塊功能測試等,最后給出了局內(nèi)呼叫處理功能和話務(wù)員服務(wù)功能的軟件實(shí)現(xiàn)流程.文章結(jié)尾介紹了改型設(shè)備的系統(tǒng)性能,它將實(shí)現(xiàn)更高的可靠性、保密性和抗干擾能力,同時(shí)具備低功耗和小型化的優(yōu)點(diǎn).最后,該文總結(jié)了項(xiàng)目設(shè)計(jì)中使用的關(guān)鍵技術(shù),指出了設(shè)計(jì)的創(chuàng)新意義和將來的工作.

    標(biāo)簽: CPLDFPGA 單片機(jī) 程控交換機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶:啊颯颯大師的

  • 基于FPGA的多路碼分復(fù)用通信系統(tǒng)實(shí)現(xiàn)

    第三代移動(dòng)通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動(dòng)通信系統(tǒng)的部分關(guān)鍵技術(shù),采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中,我們綜合考慮了系統(tǒng)性能要求,功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率,選擇了并行導(dǎo)頻體制、串行滑動(dòng)相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式,并在Quartus軟件平臺上采用VHDL語言,在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進(jìn)意見。

    標(biāo)簽: FPGA 多路 通信系統(tǒng)

    上傳時(shí)間: 2013-06-27

    上傳用戶:fzy309228829

  • 板級光互連協(xié)議研究與FPGA實(shí)現(xiàn)

    隨著集成電路頻率的提高和多核時(shí)代的到來,傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題,而高速下的光互連具有電互連無法比擬的優(yōu)勢,成為未來電互連的理想替代者,也成為科學(xué)研究的熱點(diǎn)問題。目前,由OIF(Optical Intemetworking Forum,光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議,主要面向主干網(wǎng),其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要,因此,研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計(jì),鏈路層功能包括了協(xié)議原語設(shè)計(jì),數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計(jì),流量控制機(jī)制設(shè)計(jì),協(xié)議通道初始化設(shè)計(jì),錯(cuò)誤檢測機(jī)制設(shè)計(jì)和空閑字符產(chǎn)生、時(shí)鐘補(bǔ)償方式設(shè)計(jì);物理層功能包含了數(shù)據(jù)的串化和解串功能,多通道情況下的綁定功能,數(shù)據(jù)編解碼功能等。 然后,文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn),物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實(shí)現(xiàn)。實(shí)現(xiàn)的過程中,采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程,使用的設(shè)計(jì)工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文對實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試,訪真和測試結(jié)果表明,實(shí)現(xiàn)的單通道模式,支持的最高串行頻率達(dá)到3.5GHz,完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求,同時(shí)由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好,表明對物理層IP的定制是成功的。

    標(biāo)簽: FPGA 板級 光互連 協(xié)議研究

    上傳時(shí)間: 2013-06-28

    上傳用戶:guh000

  • 短波差分跳頻通信系統(tǒng)的研究

    差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體,是一個(gè)全面基于數(shù)字信號處理的全新概念的通信系統(tǒng),其技術(shù)體制和原理與常規(guī)跳頻完全不同,較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題,代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng),并獲得了成功,但我國對該體制和技術(shù)的研究還處于初始階段,目前還不太成熟,離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進(jìn)行了研究,用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計(jì)中盡量采用軟件無線電體系結(jié)構(gòu),減少模擬環(huán)節(jié),把數(shù)字化處理盡量靠近天線,從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺,用軟件編程來實(shí)現(xiàn)差分跳頻的各種功能,從基于硬件的設(shè)計(jì)方法中解放出來。 本文首先介紹了課題背景及研究的意義,闡述了目前差分跳頻中頻率合成跟頻率識別的實(shí)現(xiàn)方案。在頻率合成中,著重對DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真,找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中,基于Xilinx公司提供FFT IP核,接收端中的位同步,頻率識別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進(jìn)行設(shè)計(jì),以便能夠在所有廠家的FPGA芯片中移植。

    標(biāo)簽: 短波差分 跳頻通信

    上傳時(shí)間: 2013-07-22

    上傳用戶:yezhihao

  • 基于FPGA的高速實(shí)時(shí)數(shù)字存儲示波器

    數(shù)字存儲示波器(DSO)上世紀(jì)八十年代開始出現(xiàn),由于當(dāng)時(shí)它的帶寬和分辨率較低,實(shí)時(shí)性較差,沒有具備模擬示波器的某些特點(diǎn),因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展,尤其是高速模/數(shù)(A/D)轉(zhuǎn)換器及半導(dǎo)體存儲器(RAM)的發(fā)展,數(shù)字存儲示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高,在工程測量中,越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz,分辨率為8Bits,實(shí)時(shí)帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標(biāo)的分析,提出了FPGA+ARM架構(gòu)的技術(shù)方案。然后,本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊,包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì),數(shù)據(jù)處理模塊軟件的設(shè)計(jì),以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上,提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上,國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500,利用其雙邊沿采樣模式(DES)實(shí)現(xiàn)對單通道1GHz的采樣速率,并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元,提高了系統(tǒng)的集成度和穩(wěn)定性。其中,F(xiàn)PGA緩沖單元完成對不同時(shí)基情況下多通道數(shù)據(jù)的抽取,處理單元完成對數(shù)據(jù)正弦內(nèi)插的計(jì)算,而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成,不僅充分利用了FPGA內(nèi)豐富的邏輯資源,而且降低了整機(jī)成本,也減少了電路規(guī)模。 最后,利用ChipscopePro工具對采樣系統(tǒng)進(jìn)行調(diào)試,并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因,提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。

    標(biāo)簽: FPGA 高速實(shí)時(shí)數(shù) 字存儲 示波器

    上傳時(shí)間: 2013-07-07

    上傳用戶:asdkin

  • 【免費(fèi)分享】電子設(shè)計(jì)1000例,不要分

    【免費(fèi)分享】電子設(shè)計(jì)1000例,不要分。。。

    標(biāo)簽: 1000 電子設(shè)計(jì)

    上傳時(shí)間: 2013-06-10

    上傳用戶:moshushi0009

  • 多種高效編碼和調(diào)制技術(shù)

    本論文介紹了幾種編碼和調(diào)制技術(shù)的基本原理和課題的總體實(shí)現(xiàn)結(jié)構(gòu),重點(diǎn)分析和討論了滾降系數(shù)可調(diào)的成形濾波、內(nèi)插技術(shù)以及濾波器中乘法器、加法器的實(shí)現(xiàn)方法。通過外部控制器可對FPGA內(nèi)部設(shè)計(jì)的多項(xiàng)參數(shù)進(jìn)行設(shè)置,可支持32.000kbps~4.096Mbps范圍內(nèi)的多速率數(shù)據(jù)傳輸,適用于各種信道限帶性能要求的傳輸系統(tǒng)。本論文使用一片F(xiàn)PGA芯片實(shí)現(xiàn)了信道編碼(包括數(shù)據(jù)加擾、差分編碼、卷積碼、RS碼、交織等)、多種調(diào)制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形濾波器、多級內(nèi)插、上變頻器、具有連續(xù)/突發(fā)信號模式的數(shù)據(jù)源。將本論文的成果移植到某單位的信號源研制平臺,基本上可以滿足現(xiàn)階段研制和維修解調(diào)設(shè)備對信號源的需求,因此具有較高的使用價(jià)值。

    標(biāo)簽: 編碼 調(diào)制技術(shù)

    上傳時(shí)間: 2013-07-27

    上傳用戶:feichengweoayauya

  • 數(shù)字音頻廣播中OFDM調(diào)制的研究與實(shí)現(xiàn)

    正交頻分復(fù)用(OFDM)是一種無線環(huán)境下的高速傳輸技術(shù),它使用一系列低速子載波并行傳輸數(shù)據(jù),具有抗多徑干擾的能力、能以很高的頻譜利用率實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)。數(shù)字音頻廣播(DAB)系統(tǒng)中采用OFDM調(diào)制技術(shù)。 本文首先概述了OF'DM的基本原理和實(shí)現(xiàn)方法,分析了DAB中不同模式下OFDM調(diào)制的參數(shù)和特點(diǎn)。實(shí)現(xiàn)OFDM的核心技術(shù)是快速傅立葉變換(FFT)。本文在分析研究了多種FFT算法的基礎(chǔ)上選擇了最適合FPGA實(shí)現(xiàn)的,滿足DAB系統(tǒng)中OFDM調(diào)制要求的FFT算法,即將2048點(diǎn)FFT分解為基-4和基-2混合基算法。 本文研究重點(diǎn)是使用FPGA實(shí)現(xiàn)2048點(diǎn)復(fù)數(shù)FFT處理器。2048點(diǎn)FFT由五級基-4運(yùn)算和一級基-2運(yùn)算組成。針對這一算法以及FPGA特點(diǎn),進(jìn)行系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個(gè)模塊設(shè)計(jì)、FPGA實(shí)現(xiàn)和測試。一個(gè)基-4和基-2復(fù)用的蝶形運(yùn)算模塊是整個(gè)FFT處理器的核心部分。此外系統(tǒng)還包括:系統(tǒng)控制模塊,地址產(chǎn)生模塊,RAM和ROM。本文特別針對2048點(diǎn)按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉(zhuǎn)因子地址生成的方法。 仿真和驗(yàn)證表明,運(yùn)算的結(jié)果可以達(dá)到一定的精度要求,運(yùn)算速度滿足系統(tǒng)要求,說明該OFDM調(diào)制器的設(shè)計(jì)是可行的,可以應(yīng)用于DAB系統(tǒng)中

    標(biāo)簽: OFDM 數(shù)字音頻廣播 調(diào)制

    上傳時(shí)間: 2013-06-05

    上傳用戶:star_in_rain

主站蜘蛛池模板: 确山县| 卓资县| 怀集县| 神池县| 班玛县| 邻水| 井研县| 巴林左旗| 曲阳县| 石河子市| 安化县| 桃源县| 克什克腾旗| 济源市| 财经| 连云港市| 来安县| 安阳县| 嘉义市| 南城县| 稻城县| 岫岩| 朔州市| 康保县| 宜川县| 治多县| 亳州市| 平谷区| 鄂州市| 即墨市| 景东| 封开县| 宜宾市| 景谷| 黄浦区| 明溪县| 无锡市| 平邑县| 新邵县| 鲁甸县| 施甸县|