隨著電力系統自動化水平的提高以及新的變電站通信標準IEC61850的正式頒布，研究新型數字保護裝置已經變的刻不容緩。本論文圍繞設計和研制一套能符合IEC61850標準下變電站應用的新型數字保護裝置這一課題，主要研究以太網通信在數字保護中應用的可行性并參與設計基于雙網冗余的高速以太網通信網絡的網絡化數字保護平臺，在基于網絡化數字保護平臺上移植嵌入式操作系統Vxworks，討論基于VxWorks的微機保護任務的劃分并詳細介紹了實現饋線保護的功能和試驗測試結果。 論文開始概述了目前國內外數字繼電保護產品技術的發展現狀并簡單分析了變電站自動化通信網絡和系統標準IEC61850，對未來保護裝置發展趨勢進行了展望，明確了微機繼電保護裝置網絡化、平臺化、標準化的發展方向。本課題組研制的網絡化數字保護裝置則充分的考慮了IEC61850標準分層的意義和未來變電站自動化系統發展的必然趨勢，其研究對變電站改造和建設符合lEC61850標準的變電站自動化系統有重要意義。 論文首先分析數字式繼電保護裝置硬件平臺的發展過程，介紹了基于以太網通信技術的通用網絡化數字保護硬件平臺設計構想，并說明了全網絡化數字保護平臺的優點。全網絡化數字保護平臺采用模件化設計，整個裝置具體功能模件包括交流變換模件、數據采集模件、數據計算和邏輯處理模件、開入開出模件、以太網Hub模件、電源模件以及人機接口模件。 其次，概述以太網通信技術的發展和技術特點，并分析以太網通信技術應用于變電站自動化系統的可行性。根據提高以太網通信實時性的研究現狀，介紹雙網冗余高速以太網通信方案的實現，特別詳細闡述了基于以太網控制芯片LAN91Clll的以太網通信接口的設計，給出LAN91C111的初始化、以太網通信發送模塊以及以太網通信中斷接受模塊的流程。 再次，分析了在繼電保護產品軟件系統中應用前后臺系統和嵌入式實時操作系統的區別，闡明在繼電保護硬件平臺上應用嵌入式實時操作系統VxWorks的優勢。并重點闡述在嵌入式處理器AT91RM9200上移植VxWorks實時操作系統的過程。 論文分析了數字繼電保護軟件任務劃分的基本原則，合理劃分數字保護的任務和任務優先級，并通過調試工具WindView驗證任務調度的正確性。詳細的介紹網絡化數字保護平臺上實現饋線保護的具體功能和保護邏輯，最后通過試驗測試，證明裝置各項性能優越。 最后，對本論文所開展的工作作了總結，并對進一步研究的方向進行了展望。
上傳時間： 2013-04-24
上傳用戶：jiiszha
SPI接口實險，LED數據管顯示。 1、程序通過SPI接口輸出數據到HC595芯片驅動LED數據管簡單顯示。 2、內部1 M晶振，程序采用單任務方式，軟件延時。 3、進行此實驗請插上JP1的所有8個短路塊，JP6(SPI_EN)短路塊。
上傳時間： 2013-06-29
上傳用戶：123啊
新型8 通道24 位模數轉換器ADS1216 及其應用
上傳時間： 2013-04-24
上傳用戶：lmeeworm
隨著計算機技術的迅猛發展，受其影響的儀器行業也發生了巨大的變革，即儀器的手動操作使用改為計算機控制自動測試。隨著自動測試技術和程控儀器的發展，除了要求物理硬件接口標準化外，也要求軟件控制標準化。 硬件方面，從20世紀50代自動測試概念建立起，經過初期專用接口、半專用接口到20世紀80年代中期才普及推廣開放式標準接口總線，如RS232串行通信接口總線、GPIB通用接口總線、PXI計算機外圍儀器系統總線、VXI塊式儀器系統總線等。 軟件方面，1987年6月頒布的IEEE488．2（程控儀器消息交換協議）標準首先解決了數據結構方面的問題，但仍將大量的器件語義留給設計者自由定義。1990年4月，國際上九家儀器公司在IEEE488．2基礎上提出了SCPI（Standard Commands for Programmable Instruments程控儀器標準命令），才使程控儀器器件數據和命令得到標準化。SCPI的總目標是縮短自動測試系統程序開發時間，保護儀器制造者和使用者雙方的硬、軟件投資，為儀器控制和數據利用提供廣泛兼容的編碼環境。 儀器接收到SCPI消息后進行響應：接收字符串消息、詞法分析、語法分析、中間代碼生成、優化和目標代碼生成，語法分析模塊的性能直接影響到程控執行效率。為了進一步簡化儀器內語法分析模塊、提高程控執行效率，本課題提出了在接口電路中加入解析模塊的思想，可將控制器發送到儀器的SCPI消息即復雜的ASCII碼字符串轉變為簡單的二進制代碼。采用此解析模塊將大大簡化儀器設計者的軟件工作，既能實現儀器語言標準化又能提高儀器對遠程 控制的響應速度，這在研究實驗室內的自制儀器時將是很有用的。 儀器接口有很多種，本課題主要討論了RS232和GPIB兩種接口。本設計中儀器接口板是獨立于儀器的，與儀器單獨使用微處理器，若要與儀器連接實現通信只需在兩微處理器之間進行通信即可，這樣做的目的是：一方面可以不影響儀器的設計和操作，一方面可以實現接口板的通用性和儀器的可換性。針對于RS232接口為一簡單接口，我先將工作重心放在軟件設計上，主要考慮怎樣把復雜的ASCII碼字符串解析為簡單的二進制代碼。針對于GPIB接口，軟件設計的主要部分已完成，再把工作重心放在硬件設計上，采用性價比更高的CPID實現GPIB接口芯片NAT9914。為了觀察解析結果還加入了LCD顯示。本設計在開發通用的、低價的儀器接口板方面做了一個有益的嘗試，為進一步的自動測試系統研究打下了基礎。 關鍵詞：儀器；SCPI；RS232接口；GPIB接口；CPLD
上傳時間： 2013-04-24
上傳用戶：Andy123456
隨著電力電子技術的發展，開關電源的小型化、高頻化成為趨勢，其中各個部分工作時的電磁干擾問題也越來越嚴重，因此開關電源的電磁兼容性也越來越引起人們的重視。目前，軟開關技術因其能減少開關損耗和提高效率，在開關電源中應用越來越廣泛。本文的主要目的是針對開關電源中的電磁干擾進行分析，研究軟開關技術對電磁干擾的影響，并且提出一種抑制共模干擾的濾波方法。 本文首先介紹了電磁兼容的定義、開關電源EMI的特點，論述了開關電源中EMI的研究現狀。從電磁干擾的三要素出發，介紹了開關電源中電磁干擾的干擾源和干擾的耦合通路。分析了電感、電容、高頻變壓器等器件的高頻特性，并介紹了線性阻抗穩定系統(LISN)的定義和作用。在了解了軟開關基本概念的基礎上，本文以全橋變換器為對象，介紹了移相全橋ZVS的工作原理，分析了它在實現過程中對共模干擾的影響，并在考慮IGBT寄生電容的情況下，對其共模干擾通道進行了分析。然后以UC3875為核心，設計了移相全橋ZVS的控制電路和主電路，實現了軟開關。為了對共模干擾進行抑制，本文提出了一種新型的有源和無源相結合的EMI濾波器，即無源部分采用匹配網絡法，將阻抗失配的影響降到最低；有源部分采用前饋控制，對共模電流進行補償。 針對以上提出的問題，本文通過Saber軟件對移相全橋ZVS進行了仿真，并和硬開關條件下的傳導干擾進行了比較，得出了在高頻段，ZVS的共模干擾小于硬開關，在較低頻段改善不大，甚至更加嚴重，而差模干擾有較大衰減的結論。通過對混合濾波器進行仿真，取得了良好的濾波效果，和傳統的無源EMI濾波器相比，在體積和重量上都有一定優勢。
上傳時間： 2013-05-28
上傳用戶：iswlkje
電子功能模件是機電產品的基本組成部分，其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品，價格相當昂貴，遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力，本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。 本文首先詳細介紹了PCB各種檢測技術的原理和特點，然后根據本課題面向的用戶群和他們對PCB測試的需求，組建PCB內測試系統。本系統基于虛擬儀器設計思想，以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象，包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中：路內測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現了被測對象與PCB上其他元器件的隔離，并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。 實踐表明，本系統能對常用電子功能模件進行自動測試，基本達到了預期目標。
上傳時間： 2013-06-06
上傳用戶：klds
滑模控制理論的基本原理，各種滑模控制器的MATLAB仿真源程序，程序代碼詳細，正確，能直接運行。
上傳時間： 2013-04-24
上傳用戶：253189838
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
