隨著紅外焦平面陣列的不斷發(fā)展，紅外技術(shù)的應(yīng)用范圍將越來越廣泛。焦平面面陣探測器的一個最大的缺點(diǎn)是固有的非均勻性。本文首先介紹了紅外熱成像技術(shù)的發(fā)展，討論了紅外焦平面陣列的基本原理和工作方式，分析了紅外非均勻性產(chǎn)生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測和補(bǔ)償?shù)姆椒ǎ瑢t外圖像處理技術(shù)做了研究。 本文研究的探測器是法國ULIS公司的320×240非制冷微測輻射熱計焦平面陣列探測器。主要研究對其輸出信號進(jìn)行非均勻性校正和圖像增強(qiáng)。最后針對這一課題編寫了基于FPGA的兩點(diǎn)校正、兩點(diǎn)加一點(diǎn)校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強(qiáng)程序，并對三種校正方法做了比較。
上傳時間： 2013-08-03
上傳用戶：qq442012091
現(xiàn)場可編程門陣列(FPGA)是一種現(xiàn)場可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應(yīng)用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準(zhǔn)確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進(jìn)行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復(fù)雜程度也越來越高，使大量的故障難以使用傳統(tǒng)方法進(jìn)行測試，所以人們把視線轉(zhuǎn)向了可測性設(shè)計(DFT)問題。可測性設(shè)計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術(shù)。 本文對FPGA的故障模型及其測試技術(shù)和邊界掃描測試的相關(guān)理論與方法進(jìn)行了詳細(xì)的探討，給出了利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y試過程的數(shù)學(xué)描述和數(shù)學(xué)模型。論文中首先討論邊界掃描測試中的測試優(yōu)化問題，總結(jié)解決兩類優(yōu)化問題的現(xiàn)有算法，分別對它們的優(yōu)缺點(diǎn)進(jìn)行了對比，進(jìn)而提出對兩種現(xiàn)有算法的改進(jìn)思想，并且比較了改進(jìn)前后優(yōu)化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術(shù)的自適應(yīng)完備診斷算法進(jìn)行了深入研究。在研究過程中，本文基于自適應(yīng)完備診斷的思想對原有自適應(yīng)診斷算法的性能進(jìn)行了分析，并將獨(dú)立測試集和測試矩陣的概念引入原有自適應(yīng)診斷算法中，使改進(jìn)后的優(yōu)化算法能夠簡化原算法的實(shí)現(xiàn)過程，并實(shí)現(xiàn)完備診斷的目標(biāo)。最后利用測試仿真模型證明了優(yōu)化算法能夠更有效地實(shí)現(xiàn)完備診斷的目標(biāo)，在緊湊性指標(biāo)與測試復(fù)雜性方面比現(xiàn)在算法均有所改進(jìn)，實(shí)現(xiàn)了算法的優(yōu)化。
標(biāo)簽： FPGA 可測性設(shè)計 方法研究
上傳時間： 2013-06-30
上傳用戶：不挑食的老鼠
自適應(yīng)濾波器是智能天線技術(shù)中核心部分-自適應(yīng)波束成形器的關(guān)鍵技術(shù)，算法的高效穩(wěn)定性及硬件時鐘速率的快慢是判斷波束成形器性能優(yōu)劣的主要標(biāo)準(zhǔn)。 首先選取工程領(lǐng)域最常用的自適應(yīng)橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號與主通道噪聲信號的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法。并分析了在平穩(wěn)和非平穩(wěn)環(huán)境噪聲下，濾波器的收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號的能力和信噪比的改善等特性。 在分析梯度自適應(yīng)格型算法的基礎(chǔ)上，提出利用最佳反射系數(shù)的收斂性和穩(wěn)定性，得到了梯度自適應(yīng)格型濾波器的定步長改進(jìn)方法；并以改進(jìn)的梯度自適應(yīng)格型和線性組合器組成梯度自適應(yīng)格型聯(lián)合處理算法，在同樣環(huán)境噪聲下，相比自適應(yīng)橫向LMS算法，其各項(xiàng)性能指標(biāo)都得到了極大地改善，而且有利于節(jié)省硬件資源。 設(shè)計了自適應(yīng)橫向LMS濾波器和梯度自適應(yīng)格型聯(lián)合處理濾波器的電路模型，并用馳豫超前技術(shù)對兩類濾波器進(jìn)行了流水線優(yōu)化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設(shè)計與仿真實(shí)現(xiàn)。并以FPGA實(shí)現(xiàn)的3節(jié)梯度自適應(yīng)格型聯(lián)合處理器為核心，設(shè)計了一種TD-SCDMA系統(tǒng)的自適應(yīng)波束成形器，分析表明可以很好地利用系統(tǒng)提供的參考信號對下行波束進(jìn)行自適應(yīng)成形。
標(biāo)簽： FPGA 自適應(yīng)濾波器 算法設(shè)計
上傳時間： 2013-07-16
上傳用戶：xyipie
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴(kuò)展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時性，而實(shí)現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實(shí)時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實(shí)現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項(xiàng)技術(shù)，適用于所有通過支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計算資源，在最好情況下能達(dá)到系統(tǒng)級的亞微級的同步精度。 基于PC機(jī)軟件的時鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達(dá)到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求，但是對于運(yùn)動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級的同步精度。 本文設(shè)計并實(shí)現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過準(zhǔn)確捕獲報文時間戳和動態(tài)補(bǔ)償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實(shí)現(xiàn)了更高精度的時鐘同步，并通過實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級的同步精度。
上傳時間： 2013-07-28
上傳用戶：heart520beat
Protues使用總線方式畫電路的方法 使用教程 適合初級新手
上傳時間： 2013-05-24
上傳用戶：bcjtao
紋理映射在計算機(jī)圖形計算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對實(shí)時系統(tǒng)來說轉(zhuǎn)換的速度是一個關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關(guān)性。詳細(xì)內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對移動設(shè)備對功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計，并給出設(shè)計的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時延，在電路尺寸、延時及復(fù)雜度方面進(jìn)行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
教你如何在orcad設(shè)計原理圖怎樣在powerpcb中生成PCB的步驟及方法
標(biāo)簽： powerpcb orcad PCB 設(shè)計原理
上傳時間： 2013-07-05
上傳用戶：huyanju
多層PCB電路板設(shè)計方法，詳盡的介紹了多層板的設(shè)計，圖文并茂。（PROTEL）
上傳時間： 2013-06-20
上傳用戶：nairui21
原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化
上傳時間： 2013-06-12
上傳用戶：jjq719719
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
