華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。便于新員工快速掌握本部門FPGA的設(shè)計(jì)流程。\r\n
標(biāo)簽： FPGA 華為 設(shè)計(jì)流程
上傳時(shí)間： 2013-08-22
上傳用戶：shengyj12345
Xilinx的FPGA設(shè)計(jì)全流程
標(biāo)簽： Xilinx FPGA 流程
上傳時(shí)間： 2013-08-26
上傳用戶：as275944189
EDA高手入門必看，F(xiàn)PGA-CPLD-開發(fā)流程。
標(biāo)簽： FPGA-CPLD EDA 高手 開發(fā)流程
上傳時(shí)間： 2013-08-31
上傳用戶：eclipse
介紹了FPGA設(shè)計(jì)全流程\r\n和一些簡(jiǎn)單的例子
標(biāo)簽： FPGA 流程
上傳時(shí)間： 2013-09-03
上傳用戶：xiaowei314
Cadence基礎(chǔ)培訓(xùn)（全定制集成電路設(shè)計(jì)的整個(gè)流程）
標(biāo)簽： Cadence 基礎(chǔ)培訓(xùn) 定制 集成電路設(shè)計(jì)
上傳時(shí)間： 2013-09-05
上傳用戶：685
Cadence仿真流程，了解cadence仿真的入門資料，還算不錯(cuò)。
標(biāo)簽： Cadence 仿真流程
上傳用戶：dave520l
protel99se的基本不限流程，有很多很重要，但大家很少用到的工具和功能！
標(biāo)簽： protel 99 se 限流
上傳時(shí)間： 2013-09-10
上傳用戶：283155731
此精彩教程,詳細(xì)的描述了制板的流程,對(duì)于初學(xué)者有很大的入門用處!
標(biāo)簽： protel 99 se 教程
上傳時(shí)間： 2013-09-11
上傳用戶：sklzzy
protel99制作PCB的整個(gè)流程。對(duì)初學(xué)者相當(dāng)有用。簡(jiǎn)潔易懂》
標(biāo)簽： protel PCB 99 流程
上傳時(shí)間： 2013-09-18
上傳用戶：blacklee
protel布線流程.一份很好布線資料。對(duì)于學(xué)protel必不可少的資料
標(biāo)簽： protel 布線 流程
上傳時(shí)間： 2013-09-19
上傳用戶：wweqas
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<noframes id="sosii"></noframes>
