MP3音樂是目前最為流行的音樂格式,因其音質(zhì)、復雜度與壓縮比的完美折中,占據(jù)著廣闊的市場,不僅在互聯(lián)網(wǎng)上廣為流傳,而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實時性、面積等約束條件下,研究MP3解碼電路的設計方法,實現(xiàn)FPGA原型芯片,研究MP3原型芯片的驗證方法。 論文的主要貢獻如下: (1)使用算法融合方法合并MP3解碼過程的相關步驟,以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設計,可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中,采用流水線設計技術(shù),設置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續(xù)訪問公共緩存技術(shù),合理規(guī)劃各計算子模塊的工作時序,將數(shù)據(jù)計算的時間隱藏在訪存過程中;充分利用頻率線的零值區(qū)特性,有效地減少數(shù)據(jù)計算量,加快了數(shù)據(jù)處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺,實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統(tǒng)頻率可達69.6MHz,充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質(zhì)良好。
上傳時間: 2013-07-01
上傳用戶:xymbian
本項目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標準的發(fā)射端系統(tǒng)FPGA設計與實現(xiàn)。在本設計中,系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng),數(shù)據(jù)處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現(xiàn)的。其中關鍵技術(shù):TDS-OFDM技術(shù)及其和絕對時間同步的復幀結(jié)構(gòu)、信號幀的頭和幀體保護技術(shù)、低密度校驗糾錯碼(LDPC)等,體現(xiàn)了國標的自主創(chuàng)新特點,為數(shù)字電視領域首次采用。其硬件實現(xiàn),亦尚未有具體產(chǎn)品參考。 本文首先介紹了當今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀,中國數(shù)字電視地面廣播傳輸國家標準的頒布背景。并對國標系統(tǒng)技術(shù)原理框架,發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設計的相關知識進行了簡要介紹。在此基礎上,第三章重點、詳細地介紹了基于FPGA實現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設計,論述了系統(tǒng)中各功能模塊的FPGA設計和實現(xiàn),包括設計方案、算法和結(jié)構(gòu)的選取、FPGA實現(xiàn)、仿真分析等。第四章介紹了對整個系統(tǒng)的級連調(diào)試過程中,對系統(tǒng)結(jié)構(gòu)進行的優(yōu)化調(diào)整,并對級連后的整個系統(tǒng)的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有: 1.閱讀相關資料,了解并分析國標系統(tǒng)的技術(shù)結(jié)構(gòu)和原理,分解其功能模塊。 2.制定了基于國標的發(fā)端系統(tǒng)FPGA實現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進了3780點IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統(tǒng)信息復用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統(tǒng)級連調(diào)試中,利用各模塊數(shù)據(jù)結(jié)構(gòu)特點,優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗證。
上傳時間: 2013-04-24
上傳用戶:zzbbqq99n
自香農(nóng)先生于1948年開創(chuàng)信息論以來,經(jīng)過將近60年的發(fā)展,信道編碼技術(shù)已經(jīng)成為通信領域的一個重要分支,各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼,并已在數(shù)字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一,用手機看北京奧運,已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關的通信標準,分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近,我國預期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術(shù)之一的前向糾錯碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點,相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式,在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式,在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關的標準:數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點,深入研究它們的編碼方式,設計了這三個標準中的LDPC碼編碼器,并在FPGA上實現(xiàn)了前兩個標準的編碼芯片,實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時,提出一種改進的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測試結(jié)果表明,芯片邏輯功能完全正確,速度和資源消耗均達到了標準的要求,具有一定的商用價值。
上傳時間: 2013-07-07
上傳用戶:327000306
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合,在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎理論,帶通采樣理論、變速率數(shù)字信號處理相關抽取內(nèi)插技術(shù)做了推導和分析;深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu);對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究;16QAM調(diào)制和解調(diào)系統(tǒng)設計采用自項向下設計思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入;對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真,并對實現(xiàn)的各模塊的可行性仿真驗證,在此基礎上,完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊;解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實現(xiàn)了16QAM調(diào)制器;給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
上傳時間: 2013-07-10
上傳用戶:kennyplds
在數(shù)字電視系統(tǒng)中,MPEG-2編碼復用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復用器的研究開發(fā)非常重要。本文針對復用器及其接口技術(shù)進行研究并設計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調(diào)試監(jiān)測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復用器,經(jīng)測試達到了預期的性能和技術(shù)指標。
上傳時間: 2013-08-03
上傳用戶:gdgzhym
LM339 四比較器功能應用LM339集成塊內(nèi)部裝有四個獨立的電壓比較器,該電壓比較器的特點是:1)失調(diào)電壓小,典型值為2mV;2)電源電壓范圍寬,單電源為2-36V,雙電源電
上傳時間: 2013-06-11
上傳用戶:liuwei6419
AD636是美國AD公司生產(chǎn)的單片真有效值,直流轉(zhuǎn)換器,可用于對交流電壓的有效值進行測量.文中敘述了該芯片的內(nèi)部結(jié)構(gòu)、工作原理,給出了一種4量程真有效值數(shù)字電壓/電平表的應用電路設計方案.
上傳時間: 2013-06-08
上傳用戶:問題問題
隨著科學技術(shù)的飛速發(fā)展,各科學領域?qū)y試技術(shù)提出了越來越高的要求。調(diào)速器試驗臺是調(diào)試、校驗調(diào)速器性能的一種試驗工具,是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗設備。基于ARM嵌入式平臺和uC/OS-II實時操作系統(tǒng)的嵌入式控制調(diào)速器試驗臺是基于國內(nèi)外調(diào)速器測試技術(shù)的發(fā)展趨勢和工作的實際要求。本調(diào)速試驗臺充分利用了嵌入式單片機技術(shù)和傳感器技術(shù),通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù),例如直流電機的轉(zhuǎn)速、調(diào)速器的齒條位移等等,經(jīng)過單片機系統(tǒng)處理并輸出結(jié)果來實現(xiàn)調(diào)速器試驗臺的功能,并運用新型的全彩液晶顯示屏將各種試驗數(shù)據(jù)顯示出來。 本文主要是針對調(diào)速試驗臺控制系統(tǒng)的研究,在分析了嵌入式軟硬件可實現(xiàn)模塊化設計的基礎上,借鑒了“開發(fā)平臺”的設計思想,首先,在ARM嵌入式最小系統(tǒng)的基礎上架構(gòu)通用的硬件平臺,對測控平臺的硬件結(jié)構(gòu)進行設計,特別是對于關鍵的接口電路進行了比較深入的研究,針對不同的應用,集成了多種接口電路。其次,在實現(xiàn)嵌入式實時多任務操作系統(tǒng)uC/OS-II在ARM上可移植的基礎上,架構(gòu)了通用的軟件平臺,對接口電路驅(qū)動程序進行模塊化設計。最后,研究了基于參數(shù)實時可變型的一種新型的PID控制算法,并將此PID算法作為調(diào)速試驗臺的控制算法。 通過對本系統(tǒng)的研究開發(fā),提高了調(diào)速器試驗臺的測試精度,也使性能更加穩(wěn)定可靠,實現(xiàn)了整個測試過程的自動化,從而減輕了試驗人員的勞動強度,提高了工作效率,降低了試驗成本,也同時消除了安全隱患,因此對本課題的研究具有較大的現(xiàn)實意義。
上傳時間: 2013-07-20
上傳用戶:ggwz258
逆變器在自動控制系統(tǒng)、電機交流調(diào)速、電力變換以及電力系統(tǒng)控制中都起著重要的作用;各系統(tǒng)對逆變器的性能需求也越來越高。PWM控制多重逆變器正是基于這些需求,實現(xiàn)可變頻、調(diào)壓、調(diào)相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過對每個脈沖寬度進行控制,以達到控制輸出電壓和改善輸出波形的目的;多重逆變器則是把幾個矩形波逆變器的輸出組合起來起來形成階梯波,從而消除諧波;PWM控制多重逆變器綜合上述兩種技術(shù)的特點,非常適合于應用在對諧波、電壓輸出及穩(wěn)定性要求比較高的場合。電力半導體技術(shù)和集成電路技術(shù)的快速發(fā)展,使得多重逆變器的控制、實現(xiàn)成為可能。 本文首先分析風力發(fā)電系統(tǒng)對逆變器的要求,從多重逆變器理論和PWM逆變器理論出發(fā),提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應用在逆變電源、交流電機調(diào)速及電力變換領域中。 文中建立了一個多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調(diào)的多重逆變器的PWM控制,且能完成逆變器故障運行下的保護與告警。并在MATLAB/SIMULINK環(huán)境下對算法模型進行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎上,本文提出了一個基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實現(xiàn)方案。并給出一個主要由FPGA、ADC/DAC、驅(qū)動與保護電路、逆變器主回路及其他外圍電路構(gòu)成的多重逆變器系統(tǒng)解決方案。實驗結(jié)果表明,此方案系統(tǒng)結(jié)構(gòu)簡單、可行,很好完成上述多重逆變器的PWM控制算法。
上傳時間: 2013-06-28
上傳用戶:wmwai1314
一個很好用的adf4350寄存器配置軟件,省卻了您繁瑣的計算寄存器值的時間
上傳時間: 2013-06-30
上傳用戶:海陸空653