<strike id="ecgic"></strike>
EDA實驗--UART串口實驗：UART 主要有由數據總線接口、控制邏輯、波特率發生器、發送部分和接收部分等組成。UART 發送器 --- 發送器每隔16 個CLK16 時鐘周期輸出1 位，次序遵循1位起始位、8位數據位（假定數據位為8位）、1位校驗位（可選）、1位停止位。 UART 接收器 --- 串行數據幀和接收時鐘是異步的，發送來的數據由邏輯1 變為邏輯0 可以視為一個數據幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個CLK16 時鐘周期，才是正常的起始位，然后在每隔16 個CLK16 時鐘周期采樣接收數據，移位輸入接收移位寄存器rsr，最后輸出數據dout。還要輸出一個數據接收標志信號標志數據接收完。 波特率發生器 --- UART 的接收和發送是按照相同的波特率進行收發的。波特率發生器產生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的16 倍，目的是為在接收時進行精確地采樣，以提出異步的串行數據。 --- 根據給定的晶振時鐘和要求的波特率算出波特率分頻數。
標簽： UART EDA CLK 實驗
上傳時間： 2014-01-25
上傳用戶：xsnjzljj
單片機定時器初始值計算軟件，方便計算初始值，
標簽： 單片機定時器 計算軟件
上傳時間： 2016-07-17
上傳用戶：maizezhen
賦值語句的翻譯的實驗之一,算符優先的方法
標簽： 翻譯 實驗
上傳時間： 2014-01-07
上傳用戶：wkchong
動態規劃算法的順序（前向求最小值）算法的matlab實現以及一個算例，還有一篇參考pdf文獻，適合初學者，有我個人的一點注釋
標簽： matlab 算法 動態規劃
上傳時間： 2016-08-02
上傳用戶：洛木卓
該程序在matlab環境下完成DV HOP算法的實現?？伤愠鲎疃搪方浰惴ㄓ嬎愎濣c間跳數、每個信標節點的校正值并可用用跳數估計距離。
標簽： matlab HOP 算法 程序
上傳時間： 2016-08-03
上傳用戶：qlpqlq
Target：89S51 程序描述：數字電壓表 用8051連接A/D轉換器實現。電壓值在LCM模塊中顯示
標簽： Target 89S51 8051 LCM
上傳時間： 2014-01-05
上傳用戶：tedo811
表達式求值以字符序列的形式從終端輸入語法正確的、不含變量的數據表達式。利用教科書表3.1給出的算符優先關系，實現對算術四則混合運算表達式的求值，并仿照教科書的例子3-1演示在求值中運算符棧、運算數棧、輸入字符和主要操作的變化過程.
標簽： 3.1 表達式 字符 變量
上傳時間： 2016-08-07
上傳用戶：kernaling
在做2維度樣本分類的過程中,若我們能事先畫出訓練樣本在空間中的分散情形,這將有助於我們在設定SVM分類器的參數C的取值範圍. 例如:若畫出的訓練樣本的散佈較分散,我們可以得知此時採用的參數值可以取在較大的範圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
標簽： SVM 分 分散
上傳時間： 2016-08-19
上傳用戶：sy_jiadeyi
多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能
標簽： 控制功能
上傳時間： 2014-01-16
上傳用戶：GavinNeko
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
蟲蟲下載站版權所有 京ICP備2021023401號-1
