CRC循環校驗碼的VERILOG源文件，在MODELSIM下的一個工程。
標簽： VERILOG CRC 循環 校驗碼
上傳時間： 2015-05-20
上傳用戶：woshiayin
奇偶校驗碼的VERILOG源碼，為MODELSIM下的一個工程。有測試文件。
標簽： VERILOG 奇偶校驗碼 源碼
上傳時間： 2014-01-22
上傳用戶：稀世之寶039
CRC校驗，可讀性較好，Delphi實現
標簽： CRC
上傳時間： 2014-11-29
上傳用戶：pinksun9
LVDS技術： 低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論
標簽： LVDS 差分 模 系統
上傳時間： 2014-01-13
上傳用戶：stvnash
關于gps通信的代碼 串行通訊參數為： 波特律＝4800 數據位＝8位 停止位＝1位 無奇偶校驗
標簽： 4800 gps 8位 通信
上傳時間： 2015-05-30
上傳用戶：tb_6877751
gen_H:利用隨機pi矩陣排列而成的LDPC稀疏校驗矩陣產生； girthlenth：計算產生的矩陣H的圍長
標簽： girthlenth gen_H LDPC 矩陣
上傳時間： 2014-06-08
上傳用戶：zhuimenghuadie
使用Verilog語言編寫的數字鐘程序.有慢校時,快校時,鬧鐘等功能.
標簽： Verilog 校時 語言 編寫
上傳時間： 2014-01-26
上傳用戶：417313137
modbus RTU 的C51程序 單片機89S52 通信波特率 9600 8位數據 1位停止位 偶校驗 485通位接口
標簽： modbus 89S52 9600 RTU
上傳時間： 2015-06-14
上傳用戶：陽光少年2016
VB開發的串口通信源碼。對端口速度、奇偶校驗、停止位等都可以設置。用于串口通信的開發
標簽： 串口通信 源碼 奇偶校驗 端口
上傳時間： 2013-12-18
上傳用戶：362279997
用ecipse編輯的入門程式簡單易懂可以試練習一下。
標簽： ecipse 程式
上傳時間： 2014-09-03
上傳用戶：baiom
蟲蟲下載站版權所有 京ICP備2021023401號-1
