load initial_track s; % y:initial data,s:data with noiseT=0.1; % yp denotes the sample value of position% yv denotes the sample value of velocity% Y=[yp(n);yv(n)];% error deviation caused by the random acceleration % known dataY=zeros(2,200);Y0=[0;1];Y(:,1)=Y0;A=[1 T 0 1]; B=[1/2*(T)^2 T]';H=[1 0]; C0=[0 0 0 1];C=[C0 zeros(2,2*199)];Q=(0.25)^2; R=(0.25)^2;
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：asaqq
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：瓦力瓦力hong
前的GPS導(dǎo)航應(yīng)用很成熟，精度也比較高，但在地下停車(chē)場(chǎng)等室內(nèi)地方，GPS信號(hào)非常微弱，無(wú)法對(duì)車(chē)進(jìn)行導(dǎo)航，同時(shí)當(dāng)前的地下停車(chē)場(chǎng)沒(méi)有很好地智能化。為避免車(chē)主盲目尋找車(chē)位，方便車(chē)主在盡可能短的時(shí)間內(nèi)尋找到車(chē)位，設(shè)計(jì)并制作基于nanoPAN5375的語(yǔ)音導(dǎo)航系統(tǒng)。系統(tǒng)由4個(gè)nanoPAN5375模塊、2個(gè)CC1101模塊、超聲波模塊與isd1700模塊構(gòu)成。以STM32F103微控制器為核心芯片，使用nanoPAN5375模塊進(jìn)行無(wú)線定位，CC1101模塊傳輸超聲波模塊采集到的車(chē)位信息，語(yǔ)音模塊isd1700進(jìn)行語(yǔ)音導(dǎo)航，軟件采用三邊質(zhì)心算法和卡爾曼濾波算法。實(shí)驗(yàn)表明，在邊長(zhǎng)為6米的等邊三角形內(nèi)，x坐標(biāo)的平均誤差為0.42米，y坐標(biāo)的平均誤差為0.42米；系統(tǒng)在邊長(zhǎng)為12米的等邊三角形內(nèi)實(shí)現(xiàn)過(guò)較為精確的語(yǔ)音導(dǎo)航。
標(biāo)簽： nanoPAN 5375 停車(chē)場(chǎng) 語(yǔ)音導(dǎo)航
上傳時(shí)間： 2013-11-24
上傳用戶(hù)：zhang97080564
系統(tǒng)是以TI公司的低功耗微控制器MSP430F149為核心，基于CCD傳感器OV7670對(duì)點(diǎn)光源所在平面進(jìn)行采樣，利用微控制器將圖像信息存儲(chǔ)并進(jìn)行簡(jiǎn)單的圖像處理，顯示在液晶上，再通過(guò)無(wú)線傳輸系統(tǒng)將信息反饋到追蹤臺(tái)上，步進(jìn)電機(jī)在細(xì)分器的驅(qū)動(dòng)下自動(dòng)控制追蹤臺(tái)進(jìn)行X/Y方向移動(dòng)，以達(dá)到動(dòng)態(tài)追蹤點(diǎn)光源的目的。經(jīng)過(guò)實(shí)際的測(cè)試和分析，CCD傳感器采集信息準(zhǔn)確，伺服控制系統(tǒng)運(yùn)動(dòng)精準(zhǔn)，最終證實(shí)了系統(tǒng)的有效性和可行性。
標(biāo)簽： CCD 傳感器 點(diǎn)光源 動(dòng)態(tài)跟蹤
上傳時(shí)間： 2014-12-29
上傳用戶(hù)：aeiouetla
ADXL345的詳細(xì)介紹資料 本模塊使用說(shuō)明書(shū)。 本壓縮文件能夠利用角度傳感器對(duì)x，y，z三方的加速度值，角度值進(jìn)行測(cè)量，并集成了1602對(duì)其進(jìn)行顯示。 為了便于使用，我們分別將模塊單獨(dú)化，如果您有使用的意向，可以單獨(dú)摘出 angle.c 引入到您自己新建的工程中。 關(guān)于angle.c文件的內(nèi)部函數(shù)使用說(shuō)明。 首先為了便于使用和方便引用我們對(duì)內(nèi)部函數(shù)進(jìn)行了高度集成化，您在引入angle.c后直接在您的主程序中調(diào)用 dis_data();函數(shù)，可完成ADXL345芯片的測(cè)量數(shù)據(jù)， 測(cè)量數(shù)據(jù)說(shuō)明： char as_Xjiasu[6],as_Yjiasu[6],as_Zjiasu[6]; //定義3軸靜態(tài)重力加速度值的ASCII碼值 unsigned char as_Xangel[4],as_Yangel[4],as_Zangel[4]; //定義3軸角度值的ASCII碼值 as_Xjiasu[x]數(shù)組里邊我們?yōu)榱四氖褂弥苯訉?加速度值轉(zhuǎn)換成了 能夠直接顯示到 1602上的ASCII碼值，同理as_Xangel 真實(shí)數(shù)據(jù)存放說(shuō)明。 float jiasu_xyz[3]; angel_xyz[3]; //存放X,Y,Z 軸的靜態(tài)重力加速度，角度值 存放了 加速度和角度的真實(shí)值（未經(jīng)轉(zhuǎn)換成ASCII碼的數(shù)據(jù)）--本數(shù)據(jù)可以用于其他用途，直接參與MCU內(nèi)部運(yùn)算等。
標(biāo)簽： ADXL 345 快速入門(mén) 范例
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：wpwpwlxwlx
特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 前置量設(shè)定功能(二段設(shè)定)可選擇 數(shù)位化指撥設(shè)定操作簡(jiǎn)易 計(jì)數(shù)暫時(shí)停止功能 3組報(bào)警功能 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動(dòng)作時(shí)間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) ( 感應(yīng)器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
標(biāo)簽： 72 mm 微電腦 計(jì)數(shù)器
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：909000580
設(shè)計(jì)了一種新型結(jié)構(gòu)的體硅工藝梳齒電容式加速度計(jì),該設(shè)計(jì)采用2個(gè)檢測(cè)質(zhì)量塊,分別檢測(cè)水平方向和垂直方向的加速度。x,y水平方向不對(duì)稱(chēng)梳齒的設(shè)計(jì),消除了z軸對(duì)水平軸向加速度的干擾,同時(shí)z軸支撐梁的設(shè)計(jì),解決了水平軸向?qū)軸的干擾。
標(biāo)簽： 電容式 加速度計(jì) 設(shè)計(jì)分析
上傳時(shí)間： 2013-10-13
上傳用戶(hù)：1142895891
本文將探討微控制器與 PSoC (可編程系統(tǒng)單晶片)在數(shù)位電視應(yīng)用上的設(shè)計(jì)挑戰(zhàn)，並比較微控制器和 PSoC 架構(gòu)在處理這些挑戰(zhàn)時(shí)的不同處，以有效地建置執(zhí)行。
標(biāo)簽： PSoC MCU 比較 數(shù)位電視
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：gengxiaochao
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認(rèn)情況下生成*.hex 的可執(zhí)行文件，但是當(dāng)我們要生成*.bin 的可執(zhí)行文件時(shí)怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進(jìn)行轉(zhuǎn)換。也就是說(shuō)首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉(zhuǎn)換成*.bin格式的文件。下面將具體說(shuō)明這個(gè)操作步驟：1. 打開(kāi)Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開(kāi)Options for Target ‘Axf_To_Bin’對(duì)話框，選擇User 標(biāo)簽頁(yè)；3. 構(gòu)選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點(diǎn)值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語(yǔ)法格式如下：命令的格式為：fromelf [options] input_file命令選項(xiàng)如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認(rèn)的輸出為文本格式)--nodebug 在生成的映象中不包含調(diào)試信息--nolinkview 在生成的映象中不包含段的信息二進(jìn)制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進(jìn)制格式的文件--i32 生成Intel 32 位十六進(jìn)制格式的文件--vhx 面向字節(jié)的位十六進(jìn)制格式的文件t--base addr 設(shè)置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標(biāo)志-v 打印詳細(xì)信息-a 打印數(shù)據(jù)地址(針對(duì)帶調(diào)試信息的映象)-d 打印數(shù)據(jù)段的內(nèi)容-e 打印表達(dá)式表print exception tables-f 打印消除虛函數(shù)的信息-g 打印調(diào)試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動(dòng)態(tài)段的內(nèi)容-z 打印代碼和數(shù)據(jù)大小的信息
標(biāo)簽： MDK bin 可執(zhí)行文件
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：AbuGe
提出一種在接收端結(jié)合最大比合并的發(fā)送天線選擇新算法。該算法中，發(fā)送端從N個(gè)可用天線中選擇信道增益最佳的L個(gè)天線，而接收端不進(jìn)行天線選擇并進(jìn)行最大比合并(MRC)。并對(duì)該算法在準(zhǔn)靜態(tài)瑞利衰落信道的成對(duì)差錯(cuò)(PEP)性能進(jìn)行了深入地分析。理論分析和仿真試驗(yàn)證明。盡管發(fā)送端天線選擇對(duì)MIMO系統(tǒng)的分級(jí)階數(shù)會(huì)造成一定程度的損傷，但同不進(jìn)行天線選擇O‘M)相比，應(yīng)用該算法仍能獲得較大的分級(jí)增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時(shí)碼的性能。
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：a296386173
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
