( 從太原市公交查詢系統建立的必要性出發, 進行了公交查詢算法的研究, 主要探討了包括最短路徑查 詢及最少花費查詢及數據庫管理的公交查詢系統的實現。 該系統采用了V ISU AL BA S IC 610 為開發工具, M ICRO SO FT A CCESS2003 為后臺數據庫, 開發了基于太原市公交線路的公交查詢系統。具有線路查詢、換乘 查詢、 站點查詢、 數據管理等一系列功能。
上傳時間: 2017-08-31
上傳用戶:asddsd
很難得的C 算法速查手冊,全部為C語言代碼。
標簽: c 語言
上傳時間: 2015-12-19
上傳用戶:學徒冰然
現代數字信號處理對實時性提出了很高的要求,當最快的數字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數目,或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展,具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先,針對圖像聲納實時性的要求和FPGA片內資源的限制,設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優化和改進措施。 其次,分析了具有相同結構的數字濾波和相關運算的特點,采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA),將乘法運算轉化為FPGA易于實現的查表和移位累加操作,顯著提高了運算效率。此外,還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后,完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明,本論文所有算法均達到了設計要求。
上傳時間: 2013-06-09
上傳用戶:zgu489
現代通信朝著全網IP化的進程逐步發展,越來越多的通信需要IP路由查找;同時光纖技術的發展,使得比特速率達到了20Gbps,路由技術成了整個通信系統的瓶頸,迫切需要一種具有高查找性能,低成本的路由算法,能夠適應大規模應用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎上,實現了雙分支并行,每個分支流水查找的16-8-8路由算法。該算法由三級表構成,長度小于16的前綴通過擴展成為長度16的前綴存儲在第一級表中;長度小于24位的前綴通過擴展成為長度24的前綴存儲在前兩級表中;長度大于24的前綴則通過專門的存儲空間進行存儲。將IP路由的二維查找轉化為一維精確查找,每次查找最多訪問存儲器3次,就可以查得下一跳的路由信息。使用Verilog語言實現了本文提出的算法,并對算法進行了功能仿真。為了實現低成本,該算法采用了FPGA和SSRAM的硬件結構實現。 功能仿真表明本文設計的算法查找速度能適應20Gbps的接口轉發速率。
上傳時間: 2013-04-24
上傳用戶:金宜
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間: 2013-06-22
上傳用戶:diamondsGQ
2000年10月2日,美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準,并于2002年5月26日正式生效,AES算法將在今后很長一段時間內,在信息安全中扮演重要角色。因此,對AES算法實現的研究就成為了國內外的熱點,會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題,在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上,對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為: 1.確定了實現方案以及關鍵技術,在比較了常用的結構后,采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構,并給出了總體的設計框圖。由于流水線結構不適用于反饋模式,為了達到較高的運算速度,該系統使用的是電碼本模式(ECB)的工作方式; 2.對各個子模塊的設計分別予以詳細分析,結合算法本身和FPGA的特點,采用查表法優化處理了字節代換運算,列混合運算和密鑰擴展運算。同時,考慮到應用環境的不同,本設計支持數據分組為128比特,密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計; 3.利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進行仿真并給出仿真結果,給出了各個模塊和整個設計的仿真測試結果; 4.和其他類似的設計做了橫向對比,得出結論:本設計在保證了速度的基礎上實現了資源和速度的均衡,在性能上具有較大的優勢。
上傳時間: 2013-05-25
上傳用戶:wcl168881111111
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手,研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點,對AES算法進行了優化設計,提出了從AES算法本身和其結構兩個方面進行優化的方法,在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計;在密鑰擴展上的優化設計是采用內部擴展,即在進行每一輪的運算過程的同時算出下一輪的密鑰,并把下一輪的密鑰暫存在SRAM里,使得密鑰擴展與加/解密運算并行執行;加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作,同時為了使加密代碼在解密代碼中可重用,節省硬件資源,在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計,基于ARM核嵌入式系統的ADS開發環境,提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案,總結了基于ARM下的高效編程技巧及混合接口規則,在集成開發環境下對算法進行了實現,分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果,并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法,使算法具有較高的加密速度。
上傳時間: 2013-04-24
上傳用戶:liansi
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間: 2013-06-04
上傳用戶:libenshu01
影響數字信號處理發展的最主要因素之一就是處理速度。DFT使計算機處理頻域信號成為可能,但當N很大時,直接計算N點DFT的計算量非常大。FFT可使DFT的運算量下降幾個數量級,從而使數字信號處理的速度大大提高。本文介紹了如何利用高性能數字信號處理器實現FFT算法,給出了程序流程圖及關鍵程序源碼。該算法采用基2 FFT算法,參數計算主要采用查表法,計算量小,實時性高。在電網諧波檢測應用中表明,該方法既能有效地檢測出電網諧波,又能滿足實時性要求。
上傳時間: 2013-10-21
上傳用戶:asaqq
本書用C語言編寫了科研和工程中最常用的166個算法,這些算法包括復數運算、多項式的計算、矩陣運算、線性代數方程組的求解、非線性方程與方程組的求解、代數插值法、數值積分法、常微分方程(組)初值問題的求解、擬合與逼近、特殊函數、極值問題、隨機數產生與統計描述、查找、排序、數學變換與濾波等。同時結合這些算法列舉了將近100個應用實例,對其進行驗證和分析。. 本書適用于C語言算法的初學者,也可以作為高等院校師生的學習參考用書。...
上傳時間: 2013-11-17
上傳用戶:段璇琮*