人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發展,各方面對快速有效的自動身份驗證的要求日益迫切,而人臉識別技術作為各種生物識別技術中最重要的方法之一,已經越來越多的受到重視。對于具有實時,快捷,低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理,發展概況和前景,包括人臉檢測算法,人眼定位算法,預處理算法,PCA和ICA 算法,詳細分析了項目情況,系統劃分,軟硬件平臺的資源和使用。并在ISE軟件平臺上,用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模,并對C++算法進行了優化處理,通過仿真與軟件算法結果進行比對,評估誤差,最后在VirtexII Pro FPGA 上進行了綜合實現。 主要研究內容如下: 首先,對硬件平臺xilinx的VirtexII Pro FPGA 上的系統資源進行了描述和研究,對存儲器sdram,RS-232 串口,JTAG 進行了研究和調試,對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較,RTL 設計,仿真和綜合。利用ISE和VC++軟件平臺,對verilog和C++算法進行同步比較測試,使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源,制板時正確選型,以及加快設計和調試進度。其次,對人臉識別算法流程中的人臉檢測,人眼定位,預處理,識別算法分別進行了比較研究,選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法,因其速度和精度的綜合性能表現優異。人眼定位采用小塊合并算法,因為它具有快速,準確,弱時實的特點。預處理算法采用直方圖均衡加平滑的算法,簡單,高效。 識別算法采用PCA 加ICA 算法,它能最大的弱化姿態和光照對人臉識別的影響。 最后,使用Verilog HDL 硬件描述語言進行算法的RTL 建模,在C++算法的基礎上,保證原來效果的前提下,根據FPGA 硬件特點對算法進行了優化。視頻輸入輸出是人臉識別的前提,它提供FPGA 上算法需要處理的數據,預處理算法在C++算法的基礎上進行了優化,最大的減少了運算量,提高了運算速度,16 位計算器模塊使得在算法實現時可以根據系統要求,在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調用,FIFO的設計提供同步和異步時鐘域的數據緩存。設計在ISE和VC++軟件平臺同時進行,隨時對verilog和C++數據進行監測和比對。全部設計模塊通過仿真,達到預定的性能要求,并在FPGA 上綜合實現。
上傳時間: 2013-07-13
上傳用戶:李夢晗
Scaler是平板顯示器件(FPD,Flat Panel Display)中的重要組成部分,它將輸入源圖像信號轉換成與顯示屏固定分辨率一致的信號,并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎上,采用自上而下(Top-down)的設計方法,給出了scaler的設計及FPGA驗證。該scaler支持不同分辨率圖像的縮放,且縮放模式可調,也可以以IP core的形式應用于相關圖像處理芯片中。 圖像縮放內核是scaler的核心部分,它是scaler中的主要運算單元,完成圖像縮放的基本功能,它所采用的核心算法以及所使用的結構設計決定著縮放性能的優劣,也是控制芯片成本的關鍵。因此,本文從縮放內核的結構入手,對scaler的總體結構進行了設計;通過對圖像縮放中常用算法的深入研究提出了一種新的優化算法——矩形窗縮放算法,并對其計算進行分析和簡化,降低了計算的復雜度。FPGA設計中,采用列縮放與行縮放分開處理的結構,使用雙口RAM作為兩次縮放間的數據緩沖區。使用這種結構的優勢在于:行列縮放可以同時進行,數據處理的可靠性高、速度快:內核結構簡單明了,數據緩沖區大小合適,便于設計。此外,本文還介紹了其他輔助模塊的設計,包括DVI接口信號處理模塊、縮放參數計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設計使用Verilog HDL對各模塊進行了RTL級描述,并使用Quartus II7.2進行了邏輯仿真,最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統仿真,證明該scaler的設計達到了預期的目標。對于不同分辨率的圖像,均可以在顯示屏上得到穩定的顯示。
上傳時間: 2013-05-30
上傳用戶:xiaowei314
在幾乎所有現代通訊和計算機網絡領域中,安全問題都起著非常重要的作用。隨著網絡應用的迅速發展,對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制,且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經基本成熟,但由于它的計算復雜性大,所以在具體實現上還需要進一步研究。實現超橢圓曲線密碼系統,對于增強信息系統的安全性和研究更高強度的加密系統都有著重要的理論意義和較高的應用價值,相信超橢圓曲線密碼系統將會有更好的應用前景。 對于密碼系統,我們希望它占用的空間更少,實現的時間更短,安全性更高。論文研究超橢圓曲線密碼中的加密算法,對主要算法進行實現比較并提出軟硬協調思想實現超橢圓曲線密碼系統就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現,并對它們的結果進行對比,重點在于對并行度不同的串并混合算法進行實現比較,找到面積和速度的最佳結合點。通過對算法的實現和比較,發現理論上面積和速度協調性較好的8位串并混合算法在實際中協調性并不是很好,最終得出結論,在所做實驗的四種情況中,面積和速度協調性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現比較,找到單獨實現有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結合的算法(使用域乘法求逆的算法),為軟硬協調實現超橢圓曲線系統思想的提出打下基礎。 論文然后提出了軟硬協調的方法實現超橢圓曲線系統的思想,并對整個系統進行了軟硬件部分的劃分。通過分析,將標量乘算法,除子算法和多項式環算法劃分到軟件部分,并對其中的標量乘運算進行了詳細的分析介紹,將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結,提出進一步需要開展的工作。
上傳時間: 2013-04-24
上傳用戶:zl123!@#
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發現,故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性,其譯碼復雜度與碼長成線性關系,克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題,使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性,在長的編碼分組時,相距很遠的信息比特參與統一校驗,這使得連續的突發差錯對譯碼的影響不大,編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法,特別是準循環LDPC碼的構造以及RU算法、貪婪算法,并在此基礎上采用貪婪算法對RU算法進行了改進。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中,為節省資源、提高速度,在向量存儲時采用稀疏矩陣技術,在向量相加時采用通過奇校驗直接判定結果的方法,在向量乘法中,采用了前向迭代方法,避開了復雜的矩陣求逆運算。結果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達到120MHz,數據吞吐率達到33Mb/s,功能上也滿足編碼器的要求。
上傳時間: 2013-06-09
上傳用戶:66wji
衛星導航定位系統可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用,戰略作用與商業利益并舉。只要持有便攜式接收機,則無論身處陸地、海上還是空中,都能收到衛星發出的特定信號。接收機選取至少四顆衛星發出的信號進行分析,就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論,擴頻通信技術與常規的通信技術相比,具有低截獲率,強抗噪聲,抗干擾性,具有信息隱蔽和多址通信等特點,目前己從軍事領域向民用領域迅速發展,成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中,最常見的是直接序列擴頻通信(DSSS)系統,本文所研究的就是這一類系統。 目前在衛星信號的捕獲上一般使用兩種方法:順序捕獲方法(時域法,基于大規模并行相關器)和并行捕獲方法(頻域法,基于FFT)。本文在第二章分別分析了現有順序捕獲和并行捕獲技術的原理,并給出了它們的優缺點。 本文第三章對長碼的直接捕獲進行了深入的研究,基于對國內外相關文獻中長碼直捕方法的分析與對比,并且結合在實際過程中硬件資源需求的考慮,應用了基于分段補零循環相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量,加快了信號捕獲的速度。本方法利用FFT實現接收信號與本地長碼的并行相關,同時完成頻偏的搜索,將傳統的二維搜索轉換為并行的一維搜索,從而能快速實現長碼捕獲。 GPS信號十分微弱,靈敏度低,在戰場環境下,GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現對GPS信號的捕獲,即抗干擾技術的研究,是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法,在強干擾環境下,需要借助信號處理技術在不增加信號帶寬的條件下提高系統的抗干擾能力,以保證后續捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現方案,并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法,選用Altera StratixⅡ EP2S180芯片實現;抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現了各模塊的單獨測試和整個系統的聯調,通過聯調驗證,本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲,可以應用于GPS接收機,監測站接收機的同步等,對我國自主研發導航定位接收機也有重大的現實及經濟意義。
上傳時間: 2013-06-18
上傳用戶:wang5829
同步技術在許多通訊系統中都是至關重要的,而WCDMA作為第三代移動通信的標準之一,對其同步算法進行研究是非常必要的。FPGA在許多硬件實現中充當了很重要的角色,所以研究如何在FPGA上實現同步算法是非常具有實際意義的。 本文討論了三步小區搜索的算法,仿真了其性能,并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論,并以節省資源和運行穩定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法,在FPGA上提出了采用指針型雙口RAM的實現方式;在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決,在FPGA上提出了用綜合型邏輯方式來實現;在導頻同步中采用了移位寄存器式擾碼生成算法,并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現相比,本文提出的實現方案巧妙地利用了FPGA的并行運算結構,在XILINX的V4芯片上只用了500個slice就完成了整個小區搜索,最大限度地節省了資源,為小區搜索在FPGA中的模塊小型化提供了途徑。
上傳時間: 2013-08-05
上傳用戶:leileiq
隨著計算機科學在人機交互領域的極大發展,作為人臉信息處理中的一項關鍵技術,人臉檢測現在已經成為模式識別,計算機視覺和人機交互領域不可缺少的一部分。但是,人臉檢測算法存在計算量大、速度慢等缺點。軟件實現方式無法達到實時處理要求,而現有的硬件實現需要占用大量硬件資源。 本文針對現有人臉檢測硬件實現的缺點,通過對Adaboost算法和現有硬件結構的分析,提出了雙流水線硬件檢測架構:掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功,達到實時檢測的標準。具體工作和創新點包括如下幾點: 介紹了人臉檢測的原理以及人臉檢測經典算法。其中,詳細介紹了Adaboost算法。 對現有的結構進行詳細分析。指出現有各架構的缺點,即資源占用多,檢測速度慢。針對這兩個問題,本文提出了一個適合嵌入式應用的掃描窗口、特征向量雙流水線檢測硬件架構,詳細說明了該架構的工作原理,并在該架構基礎上,通過加入預測加載技術,進一步提高檢測速度。隨后,采用存儲器訪問效率,架構內部存儲單元大小,檢測時間長短,運算單元數量四個標準,詳細比較了新架構和現有架構的差別,顯示出新架構的優勢。 基于提出的架構,給出了Adaboost人臉檢測系統的VLSI實現方案。本文中,采用自頂向下的設計方法將人臉檢測系統分成若干個子模塊,然后對每個子模塊進行詳細的設計和說明,給出了每個子模塊的硬件架構、狀態轉換以及verilog實現后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發板完成人臉檢測系統的硬件驗證。FPGA驗證結果表明對于QCIF分辨率的視頻圖像,人臉檢測系統能夠達到50fps的檢測速度,滿足實時檢測的要求。
上傳時間: 2013-06-15
上傳用戶:1193169035
隨著圖像分辨率的越來越高,軟件實現的圖像處理無法滿足實時性的需求;同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上,用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構,架構包括PC機預處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現,根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口,不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波,中值濾波,卷積運算及高斯濾波,形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略,通過性能分析,FPGA實現圖像處理在時間上比軟件處理有了很大的提高;通過結果的比較,發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進,提高了算法的可用性,同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的,在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間: 2013-07-29
上傳用戶:愛順不順
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中,引入了四種架構,其布線通道寬度分布函數分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼,使平臺適用于具有嵌入硬核的FPGA架構,利用MCNC基準電路來測試這四種架構的性能。實驗結果表明:在以網線平均長度作為指標的測試中,通道寬度均勻分布的架構具有更短的布線長度、更優的性能。
上傳時間: 2013-06-01
上傳用戶:JGR2013
H.264/AVC是由國際電信聯合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法,因此具有優異的壓縮性能和極好的網絡親和性,滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算,量化可以通過查表和乘法操作就可以完成,避免了反變換的時候失配問題,沒有精度損失;去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應,提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手,在算法研究方面設計了一個可視化測試軟件,在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現,FPGA可重復使用,設計修改靈活,片內資源豐富,具備DSP模塊等優勢。在本論文的目標實現部分模塊FPGA的硬件設計,用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理,常用視頻壓縮標準及其特性以及國內外的研究動態,并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹,兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上,設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現,并在Altera的軟件和開發板上進行了仿真驗證;對去方塊濾波算法做了軟件研究測試,并給出了一種改進的硬件整體結構設計。最后,對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有: 1.查閱相關文獻,熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。
上傳時間: 2013-04-24
上傳用戶:lanjisu111