正點(diǎn)原子STM32F407開發(fā)板ALTIUM原理圖+PCB圖+3D封裝庫+BOM文件，采用2層板設(shè)計(jì)，板子大小為160x121mm，雙面布局布線，可以用Altium Designer(AD)軟件打開或修改，可作為你產(chǎn)品設(shè)計(jì)的參考。正點(diǎn)原子 STM32F407 探索者原理圖和PCB圖，絕對官方。1.原理圖和PCB都有.2.可以直接打板卡。
標(biāo)簽： stm32f407
上傳時(shí)間： 2023-04-23
上傳用戶：
隨著光通信的蓬勃發(fā)展，光纖通信技術(shù)廣泛應(yīng)用于電信、電力、廣播等領(lǐng)域，對整個(gè)信息產(chǎn)業(yè)產(chǎn)生了深遠(yuǎn)影響，光纖已成為當(dāng)前最有前景的傳輸媒介。與此同時(shí)，光纖測試技術(shù)在光纖生產(chǎn)、現(xiàn)場鋪設(shè)與后期維護(hù)等工程領(lǐng)域中得到廣泛應(yīng)用。光時(shí)域反射儀（Optical Time Domain Reflectometer），又稱背向散射儀，是一種用于表征光纖鏈路物理特性的精密光學(xué)測試儀器，主要用于測試光纖鏈路長度，精確定位斷點(diǎn)事件，計(jì)算光纖損耗，并提供與長度有關(guān)的衰減細(xì)節(jié)。光纖鏈路中待測光纖的測量長度范圍和測量精度，取決于OTDR的激光出纖功率和光脈寬。因此，需要設(shè)計(jì)合適的激光脈沖驅(qū)動電源及配套的控制和探測系統(tǒng)，研究激光出纖功率和脈寬對測量長度和測量精度的影響，從而獲得能滿足不同光纖鏈路測量需求的OTDR系統(tǒng)解決方案。文章在具體描述了光時(shí)域反射儀的工作機(jī)理以及影響其主要性能的關(guān)鍵參數(shù)的基礎(chǔ)上，提出以設(shè)計(jì)能提供大功率、窄脈沖電流信號的激光驅(qū)動電源作為提高OTDR性能的主要手段。在掌握半導(dǎo)體激光驅(qū)動原理的基礎(chǔ)上，經(jīng)過細(xì)致地比較與方案論證提出以 MOSFET作為激光脈沖驅(qū)動電源的開關(guān)器件，以能量儲存法作為窄脈沖產(chǎn)生機(jī)制的脈沖電源設(shè)計(jì)方案，設(shè)計(jì)實(shí)現(xiàn)基于FPGA的觸發(fā)脈沖信號，并通過 Multisim對系統(tǒng)硬件電路仿真優(yōu)化，實(shí)現(xiàn)激光脈沖驅(qū)動大功率、窄脈寬輸出。以雪崩二極管作為光電探測系統(tǒng)關(guān)鍵響應(yīng)轉(zhuǎn)換器件驗(yàn)證驅(qū)動電源性能，并完成光纖測距。最終成功研制出一套基于納秒脈沖激光和對應(yīng)光電探測系統(tǒng)的OTDR系統(tǒng)，并進(jìn)行了實(shí)際測試測試和研究結(jié)果顯示：所研制的脈沖激光電源能輸出的最小脈寬為33n，最小輸出峰值電流為1A，且峰值電流及頻率大小可調(diào)。大電流窄脈寬驅(qū)動電源信號輸出可極大地增強(qiáng)光時(shí)域反射儀的動態(tài)范圍以及分辨率，探測器分時(shí)調(diào)控測量技術(shù)可以極大地提高系統(tǒng)的測量精度和信噪比。
上傳時(shí)間： 2022-03-11
上傳用戶：
描述了70貨道自動售貨機(jī)的使用，支持微信支付寶掃碼支付，支持購物車購買支持訂單查詢，對賬
標(biāo)簽： 自動售貨機(jī)
上傳時(shí)間： 2022-05-12
上傳用戶：
作為一種全新的探測技術(shù)，激光雷達(dá)已廣泛應(yīng)用于大氣、陸地、海洋探測、空中交會對接、偵察成像、化學(xué)試劑探測等領(lǐng)域。與傳統(tǒng)雷達(dá)技術(shù)相比，激光雷達(dá)是一種通過發(fā)射特定波長的激光，處理并分析回波信號，實(shí)現(xiàn)目標(biāo)探測的技術(shù)，具有高測量精度、精細(xì)的時(shí)間和空間分辨率，以及極大的探測距離等優(yōu)點(diǎn)，目前已成為一種重要的探測手段。激光雷達(dá)探測系統(tǒng)需采用硬件電路實(shí)現(xiàn)系統(tǒng)的控制以及回波信號的處理、分析，從而實(shí)現(xiàn)目標(biāo)距離、速度、姿態(tài)等參數(shù)的測量，因此研制高速、高精度、性能穩(wěn)定、性價(jià)比高、保密性強(qiáng)的處理電路，對提升激光雷達(dá)探測系統(tǒng)的整體性能有著十分重要的意義。 激光雷達(dá)系統(tǒng)控制及信號處理電路有多種實(shí)現(xiàn)方案，傳統(tǒng)的MCU實(shí)現(xiàn)方案較為普遍，但受線程的帶寬限制，且難以提高系統(tǒng)的精度與復(fù)雜性；采用 FPGA、ARM或DSP實(shí)現(xiàn)信號處理架構(gòu)，一定程度上提高了系統(tǒng)的帶寬與復(fù)雜度，但成本較高，功耗較大，且開發(fā)周期較長。針對目前激光目標(biāo)探測系統(tǒng)中，對系統(tǒng)控制復(fù)雜度，信號處理實(shí)時(shí)性，整體性能與功耗等要求，論文提出了一種基于 CPLD與MCU架構(gòu)的電路改進(jìn)方案。該方案采用高速并行的現(xiàn)場可編程PLD器件，完成相關(guān)電路的控制與回波信號的實(shí)時(shí)處理、分析；同時(shí)選用線程處理優(yōu)勢較強(qiáng)的MCU，實(shí)現(xiàn)相關(guān)信號的控制與高速串口的收發(fā)，完成PC軟件終端的通信。 本文結(jié)合所提出的基于 CPLD與 MCU架構(gòu)的硬件電路設(shè)計(jì)方案，選用了Altera的MAX II CPLD器件EPM240T100C5N，以及宏晶科技公司的增強(qiáng)型單片機(jī)STC12LE5A60S2，實(shí)現(xiàn)了激光雷達(dá)系統(tǒng)控制及信號處理等功能。文中詳細(xì)介紹了實(shí)驗(yàn)系統(tǒng)的設(shè)備資源與硬件電路的模塊化設(shè)計(jì)，完成了相關(guān)外設(shè)的驅(qū)動控制，并采用 CPLD與 MCU完成了回波信號的采集、處理與分析，最終通過與所設(shè)計(jì)PC軟件終端的通信，實(shí)現(xiàn)與硬件電路板的實(shí)時(shí)數(shù)據(jù)上傳。 目前板卡在100MHz主頻下工作，可完成10kHz激光器的觸發(fā)，并行實(shí)現(xiàn)回波信號的實(shí)時(shí)處理與分析，以及921600波特率下的高速串口通信。結(jié)合激光雷達(dá)實(shí)驗(yàn)系統(tǒng)，多次進(jìn)行硬件電路的測試與實(shí)驗(yàn)，表明本文設(shè)計(jì)的激光雷達(dá)系統(tǒng)控制及信號處理硬件電路功能正常，性能穩(wěn)定，且功耗低，保密性強(qiáng)，符合設(shè)計(jì)的需求，實(shí)驗(yàn)證明本文所提出方案的具有一定的可...
上傳時(shí)間： 2022-05-28
上傳用戶：xsr1983
FPGA正在掀起一場數(shù)字信號處理的變革。本書旨在講解前端數(shù)字信號處理算法的高效實(shí)現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計(jì)最先進(jìn)DSP系統(tǒng)的工具。第1章的案例研究是40多個(gè)設(shè)計(jì)示例的基礎(chǔ)。隨后幾章闡述了計(jì)算機(jī)算法的概念、理論、FIR和IIR濾波器的實(shí)現(xiàn)、多抽樣率數(shù)字信號系統(tǒng)、DFT和FFT算法、未來很可能實(shí)現(xiàn)的高級算法以及自適應(yīng)濾波器等。每一章都包含練習(xí)。附錄中給出了Verilog源代碼和術(shù)語?！?超過10個(gè)使用VHDL和Verilog設(shè)計(jì)的新的系統(tǒng)級案例研究◆ 新增一章專門介紹圖像和視頻處理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符號定點(diǎn)數(shù)和浮點(diǎn)數(shù)IEEE庫示例◆ 概述并行全通IIR濾波器設(shè)計(jì)◆ CA和PCA系統(tǒng)級設(shè)計(jì)◆ MP3和ADPCM的語音和音頻編碼"本版新增了總計(jì)150多頁內(nèi)容，包括11個(gè)全新的系統(tǒng)設(shè)計(jì)理念，其中一些有超過100個(gè)嵌入式乘法器的需求
標(biāo)簽： 數(shù)字信號處理 fpga
上傳時(shí)間： 2022-06-13
上傳用戶：
本文提供SC7A20 SC7A21三軸傳感器設(shè)計(jì)指導(dǎo)，本司可提供FAE設(shè)計(jì)指導(dǎo)。SC7A20是一款高精度數(shù)字三軸加速度傳感器芯片，內(nèi)置功能更豐富，功耗更低，體積更小，測量更精確。(±2G、±4G、±8G和±16G四種可調(diào)整的全量程測量范圍)芯片通過I2C/SPI接口與MCU通信，加速度測量數(shù)據(jù)以中斷方式或查詢方式獲取。INT1和INT2中斷管腳提供多種內(nèi)部自動檢測的中斷信號，適應(yīng)多種運(yùn)動檢測場合，中斷源包括6D/4D方向檢測中斷信號、自由落體檢測中斷信號、睡眠和喚醒檢測中斷信號、單擊和雙擊檢測中斷信號。芯片內(nèi)置高精度校準(zhǔn)模塊，對傳感器的失調(diào)誤差和增益誤差進(jìn)行精確補(bǔ)償?！?G、±4G、±8G和±16G四種可調(diào)整的全量程測量范圍，靈活測量外部加速度，輸出數(shù)據(jù)率1HZ和400HZ間可選。芯片內(nèi)置自測試功能允許客戶系統(tǒng)測試時(shí)檢測系統(tǒng)功能，省去復(fù)雜的轉(zhuǎn)臺測試。芯片內(nèi)置產(chǎn)品傾斜校準(zhǔn)功能，對貼片和板卡安裝導(dǎo)致的傾斜進(jìn)行補(bǔ)償，不占系統(tǒng)資源，系統(tǒng)文件升級不影響傳感器參數(shù)。
標(biāo)簽： 三軸傳感器
上傳時(shí)間： 2022-06-21
上傳用戶：
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動化檢測的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動化測 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號存入DDR2 SDRAM存儲芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號走線。針對各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測試，分析了板卡 的通信質(zhì)量，對整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
一、界面介紹 二、前期準(zhǔn)備 三、布局設(shè)計(jì) 四、規(guī)則設(shè)計(jì) 五、布線操作 六、后期處理作者就職于國內(nèi)某大型通訊公司，對Mentor Expedition流程有著深刻理解，能從工程實(shí)踐的角度為大家?guī)順O其詳細(xì)的軟件講解。視頻的前幾節(jié)可以免費(fèi)試看，值不值得購買，看看就知道了。課程通過對一塊小的通信板卡的PCB制作，從零開始，非常詳細(xì)地演示了整個(gè)Xpedition進(jìn)行工程制作的流程。請大家安裝好Mentor Xpedition或者Expedition7.9.X版本，跟著我一起做起來吧。（EEVX.1.1版本可以不用裝LP_Wizard，在安裝路徑下如C:\MentorGraphics\EEVX.1.1\SDD_HOME\LPWizard\LP-Wizard.exe，可以直接運(yùn)行，EE7.9.X需要另行下載或安裝PADS9.5會自帶該程序，安裝PADS9.5后需切換Flow至EE，切換后LP-wizard仍然可用）
標(biāo)簽： mentoxpedition PCB LAYOUT
上傳時(shí)間： 2022-07-17
上傳用戶：
AD16官方版是一款高效專業(yè)的機(jī)械電子設(shè)計(jì)輔助工具，AD16漢化版功能強(qiáng)悍，提供了非常全面的電子線路板設(shè)計(jì)流程及開發(fā)插件，Altium Designer 2016軟件，支持板級設(shè)計(jì)、智能數(shù)據(jù)管理、軟設(shè)計(jì)、快速成型等功能，并且工具便捷好用，是PCB開發(fā)者必備工具。AD16軟件功能 通過原理圖設(shè)計(jì)和PCB布線之間的網(wǎng)絡(luò)顏色同步，確保文檔的準(zhǔn)確性和可視性。通過可控的ECO指令，即時(shí)同步網(wǎng)絡(luò)顏色到PCB布線中?！ ?yīng)用新的元件布局系統(tǒng)，高效應(yīng)對板卡設(shè)計(jì)。在板卡設(shè)計(jì)時(shí)，可以動態(tài)放置和拖拽元件，并進(jìn)行推擠、避讓或與其它元件對齊?！ ⊥ㄟ^可視化間距邊界功能，AD16官方版可以實(shí)時(shí)清晰地查看布線策略的影響。在走線時(shí)可以看到走線和元件之間的距離間隙，輕松應(yīng)對高密板?！ ∈褂迷谠骷_屬性中增強(qiáng)的引腳長度定義來精準(zhǔn)高效地進(jìn)行高速設(shè)計(jì)布線。增強(qiáng)的引腳長度計(jì)算功能包括了芯片內(nèi)部連接導(dǎo)線的長度，無需進(jìn)行耗時(shí)的手動計(jì)算。
標(biāo)簽： Altium Designer軟件下載
上傳時(shí)間： 2022-07-22
上傳用戶：canderile
文章主要討論了一種基于Xilinx FPGA及VPX（VITA46）架構(gòu)的高性能雷達(dá)信號處理系統(tǒng)的設(shè)計(jì)方案，詳細(xì)分析了系統(tǒng)指標(biāo)與系統(tǒng)結(jié)構(gòu)并全面論述了整個(gè)系統(tǒng)各部分的設(shè)計(jì)方案和硬件實(shí)現(xiàn)。系統(tǒng)包括高速信號采集/回放板卡、高速大容量數(shù)據(jù)存儲板卡、高速信號處理板卡、高速信號交換板卡及高速系統(tǒng)背板等五類板卡。各類板卡通過高速VPX總線連接并被組裝在雷達(dá)信號處理機(jī)箱內(nèi)構(gòu)成一套高擴(kuò)展性、高性能的雷達(dá)信號處理系統(tǒng)。系統(tǒng)全采用Xilinx Virtex5FPGA高速現(xiàn)場可編程邏輯器件為主處理器及主控制器。信號采集/回放板使用基于FMC（VITA57）高速接口的子母板設(shè)計(jì)，提高了系統(tǒng)的靈活性和通用性；大容量數(shù)據(jù)存儲板采用由高密度固態(tài)存儲芯片F(xiàn)lash（閃存）組成的數(shù)據(jù)存儲整列，提高了數(shù)據(jù)存儲容量及存儲帶寬；信號處理板使用多片F(xiàn)PGA高效并行處理架構(gòu)，提升系統(tǒng)運(yùn)算能力及處理速率；同時(shí)系統(tǒng)采用FPGA高速串行口結(jié)合VPX總線架構(gòu)并整合千兆以太網(wǎng)技術(shù)，加大了系統(tǒng)數(shù)據(jù)吞吐能力。關(guān)鍵詞：XilinxFPGA,高性能,雷達(dá)信號處理系統(tǒng),VPX
標(biāo)簽： Xilinx FPGA 雷達(dá)信號處理系統(tǒng)
上傳時(shí)間： 2022-07-27
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
