用JAVA實(shí)現(xiàn)的一個簡單的windows資源管理器，是我接觸java后做的第一個比較完整的程序
標(biāo)簽： windows JAVA 資源管理器
上傳時(shí)間： 2015-08-19
上傳用戶：gaojiao1999
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時(shí)間： 2015-08-20
上傳用戶：songrui
用超聲換能器實(shí)現(xiàn)音頻聲束可以有效解決聲音傳播過程的發(fā)散。該文檔全面介紹了如何用普通的超聲換能器實(shí)現(xiàn)audiobeam。
標(biāo)簽： audiobeam 換能器 音頻 過程
上傳時(shí)間： 2015-08-21
上傳用戶：thesk123
一個很好用的ARM調(diào)試代理,有了它你就可以不用再買ARM仿真器了.可以自己做一個了
標(biāo)簽： ARM 調(diào)試 代理 仿真器
上傳時(shí)間： 2014-01-13
上傳用戶：sssl
用Delphi 編寫屏保程序 有視頻編寫器 很好看哦
標(biāo)簽： Delphi 編寫 屏保 程序
上傳時(shí)間： 2015-08-22
上傳用戶：三人用菜
用匯編語言寫的簡易文本編輯器,涉及到很多系統(tǒng)中斷的調(diào)用,很有參考價(jià)值的哦.
標(biāo)簽： 匯編語言 文本編輯器 中斷 價(jià)值
上傳時(shí)間： 2015-08-23
上傳用戶：zhliu007
這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
標(biāo)簽： VHDL 語言 編寫 參數(shù)
上傳用戶：xinyuzhiqiwuwu
本文件介紹的是用VerilogHDL語言設(shè)計(jì)分頻器和32位計(jì)數(shù)器.
標(biāo)簽： VerilogHDL 語言 分頻器 計(jì)數(shù)器
上傳時(shí)間： 2013-12-15
上傳用戶：縹緲
用VHDL設(shè)計(jì)了一種2DPSK信號產(chǎn)生器，測試和實(shí)際應(yīng)用表明其性能穩(wěn)定可靠。
標(biāo)簽： 2DPSK VHDL 信號產(chǎn)生器
上傳用戶：水中浮云
用CPLD控制曼徹斯特編解碼器，很詳細(xì)的文字說明。
標(biāo)簽： CPLD 控制 曼徹斯特 編解碼器
上傳用戶：lizhizheng88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="wkiou"></pre>
