有時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置功能，用6個(gè)數(shù)碼管顯示。
標(biāo)簽： 鬧鐘
上傳時(shí)間： 2013-08-20
上傳用戶：ttpay
嵌入式工程師必要的參考材料，mcu 和 CPLD 綜合運(yùn)用 ,本資料有大量的實(shí)例可供參考，下完后記得收藏本站哦。
標(biāo)簽： CPLD mcu
上傳用戶：199311
用proteus仿真89S52程序。有原理圖
標(biāo)簽： proteus 89S52 仿真 程序
上傳用戶：wcl168881111111
用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
標(biāo)簽： fft fpga 1024 vhdl
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
使用CPLD仿真8088核,內(nèi)有源程序和說(shuō)明,可以參考
標(biāo)簽： CPLD 8088 仿真 有源
上傳用戶：eclipse
這是我寫的一個(gè)關(guān)于fpga verilog的程序希望有對(duì)初學(xué)著有幫助
標(biāo)簽： verilog fpga 程序
上傳時(shí)間： 2013-08-23
上傳用戶：gundamwzc
DSP與CPLD通信方法 有需要的請(qǐng)下載
標(biāo)簽： CPLD DSP 通信
上傳用戶：Ants
在文件夾YL2440_CPLD中有做好的CPLD工程,請(qǐng)用Xilinx ISE 6.2打開.
標(biāo)簽： CPLD 2440 YL 工程
上傳時(shí)間： 2013-08-26
上傳用戶：cainaifa
PLD、CPLD、FPGA有何不同？（問(wèn)與答）
標(biāo)簽： CPLD FPGA PLD
上傳時(shí)間： 2013-08-29
上傳用戶：windypsm
FPGA很有價(jià)值的27實(shí)例.rar\r\n包括 LED控制VHDL程序與仿真 2004.8修改.doc；\r\nLED控制VHDL程序與仿真；\r\nLCD控制VHDL程序與仿真 2004.8修改；\r\nLCD控制VHDL程序與仿真；\r\nADC0809 VHDL控制程序；\r\nTLC5510 VHDL控制程序；\r\nDAC0832 接口電路程序；\r\nTLC7524接口電路程序； \r\nURAT VHDL程序與仿真； \r\nASK調(diào)制與解調(diào)VHDL程序及仿真；\r\nFSK調(diào)制與解調(diào)VHD
標(biāo)簽： FPGA 價(jià)值
上傳時(shí)間： 2013-09-01
上傳用戶：wqxstar
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
