通過(guò)開啟NET MESSAGE服務(wù)傳輸消息的小工具,能最小化到系統(tǒng)托盤并響應(yīng)菜單
標(biāo)簽： MESSAGE NET 服務(wù) 傳輸
上傳時(shí)間： 2015-05-17
上傳用戶：asdkin
本組件可以定制各種最小化圖標(biāo),為應(yīng)用程序添加圖標(biāo),就是系統(tǒng)托盤圖標(biāo)
標(biāo)簽： 定制 應(yīng)用程序
上傳時(shí)間： 2013-12-20
上傳用戶：CHINA526
模式識(shí)別-貝葉斯最小錯(cuò)誤率判別一幅圖像是屬于人，還是屬于背景。圖像經(jīng)過(guò)預(yù)處理。
標(biāo)簽： 模式識(shí)別 判別 圖像 貝葉斯
上傳時(shí)間： 2015-05-19
上傳用戶：qwe1234
時(shí)間觸發(fā)式單片機(jī)最小系統(tǒng)，一直在用，偽多任務(wù)
標(biāo)簽： 時(shí)間觸發(fā) 單片機(jī) 最小系統(tǒng)
上傳時(shí)間： 2013-12-05
上傳用戶：windwolf2000
Oracle9iデータベース物理設(shè)計(jì)方針表領(lǐng)域編
標(biāo)簽： Oracle9i 物理
上傳時(shí)間： 2015-05-23
上傳用戶：liansi
檔案系統(tǒng)FAT讀寫USB pen driver sample code
標(biāo)簽： driver sample code FAT
上傳用戶：tedo811
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)範(fàn), 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi).
標(biāo)簽： Layout 1.70 Rule PCB
上傳用戶：it男一枚
常用數(shù)值計(jì)算方法(包括最小二乘、龍格—庫(kù)塔算法、列主元高斯消去法等有效的、常用的數(shù)值計(jì)算方法)
標(biāo)簽： 數(shù)值 計(jì)算方法 算法 高斯
上傳時(shí)間： 2014-01-16
上傳用戶：AbuGe
Xilinx FPGA最小系統(tǒng)板設(shè)計(jì)
標(biāo)簽： Xilinx FPGA 最小系統(tǒng)板
上傳時(shí)間： 2015-05-28
上傳用戶：yuzsu
LVDS技術(shù)： 低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對(duì)LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對(duì)幾種典型的LVDS介面電路進(jìn)行了討論
標(biāo)簽： LVDS 差分 模 系統(tǒng)
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
