亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

最優路徑

  • AUTOCAD_2007_PPT格式教程(目前最完美的Auto_CAD2007教程).rar

    AUTOCAD_2007_PPT格式教程(目前最完美的Auto_CAD2007教程

    標簽: 2007 Auto_CAD AUTOCAD

    上傳時間: 2013-05-21

    上傳用戶:szchen2006

  • 最全的IC封裝代號及尺寸.rar

    最全的IC封裝代號及尺寸 幫助我們更快的找到藥封裝的器件

    標簽: IC封裝 代號 尺寸

    上傳時間: 2013-06-12

    上傳用戶:zyt

  • 基于嵌入式藍牙技術的無線音頻傳輸的設計與實現.rar

    藍牙(Bluetooth)技術是近年來國外先進國家研究發展最快的短程無線通信技術之一,能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內,傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差,傳輸的音頻質量會受到較大的影響,而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以,對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性,在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題,參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理,結合基于嵌入式應用的簡化后的HCI層藍牙應用協議,實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上,系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中,音頻處理模塊以MAS3587音頻處理芯片為核心,負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作;控制傳輸模塊以MSP430F169為核心,負責MP3數據幀的高速傳輸以及藍牙接口協議控制;無線模塊采用藍牙單芯片解決方案(集成藍牙射頻、基帶和鏈路管理等),負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口(PIO);控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口(UART)。 在軟件設計上,系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上,系統采用了基于HCI層的ACL數據包透明傳輸方式;在傳輸控制上,采用了基于通用并口(PIO)和異步串口(UART)的DMA方式高效率批量數據傳輸技術;芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明,輸入音源在經過MP3編碼、發射、接收及MP3解碼后,音頻質量基本上沒受影響,實際雙聲道音質接近于CD音質,而無線傳輸的可靠性遠高于模擬無線音頻傳輸,幾乎沒有斷音與錯音,充分體現了嵌入式藍牙無線技術的優勢。

    標簽: 嵌入式 傳輸 藍牙技術

    上傳時間: 2013-05-27

    上傳用戶:稀世之寶039

  • 基于FPGA的OFDM基帶系統研究.rar

    近幾年來,OFDM(Orthogonal Frequency Division Multiplexing)技術引起了人們的廣泛注意,根據這項新技術,很多相關協議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統,IEEE標準在2004年定義了空中接口的物理層(PHY),即802.16d協議。該協議規定數據傳輸采用突發模式,調制方式采用OFDM技術,傳輸速率較高且實現方便、成本低廉,已經成為首先推廣應用的商業化標準。 本文主要對IEEE802.16d OFDM系統物理層進行研究,并在XILINX公司的Virtexpro II芯片上實現了基帶算法。 首先討論了OFDM基本原理及其關鍵技術。根據IEEE802.16d OFDM系統的物理層發送端流程搭建了基帶仿真鏈路,利用MATLAB/SIMULINK仿真了OFDM系統在有無循環前綴(CP)、多徑數目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大,為了找到適合采用FPGA實現的算法,分析了同步誤差和不同信道估計算法對接收信號的影響,并結合計算量的大小提出了一種新的聯合同步算法,以及得出了LS信道估計算法最適合802.16d系統的結論。 其次,完成了基帶發射機和接收機的FPGA硬件電路實現。為了使系統的時鐘頻率更高,采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法,實現了新的聯合同步算法,并且通過簡化結構,避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真,并將仿真結果和MATLAB軟件計算結果相對比。結果表明,采用16位數據總線可達到理想的精度。 最后,采用串口通信的方式對基帶系統進行了驗證。通過串口通信從功能上表明該系統確實可行。 關鍵詞:IEEE802. 16d; OFDM; 同步;信道估計;基帶系統

    標簽: FPGA OFDM 基帶

    上傳時間: 2013-07-31

    上傳用戶:1757122702

  • 基于FPGA的多路數字視頻光纖傳輸系統的研究與設計.rar

    隨著通信技術的發展,視頻傳輸系統因具有方便、實時、準確等特點已成為現代工業管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優點越來越受人們的關注。本論文以FPGA為核心芯片,結合數字化技術和時分復用技術,提出了一種無壓縮多路數字視頻光纖傳輸系統設計方案,并詳細分析方案的設計過程。 系統分A/D轉換、D/A轉換和FPGA數據處理三大模塊化進行設計,FPGA數據處理模塊實現了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數字信號的復接解復接仿真,同時完成了視頻信號的A/D轉換和數字視頻信號的D/A轉換功能,最終實現了八路視頻信號在一根光纖上實時傳輸的功能。接收視頻圖像輪廓清晰、沒有不規則的閃爍、沒有波浪狀等條紋或橫條出現,基本滿足視頻監控系統的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發光接口均符合國家標準,系統具高集成度、靈活性等特點,能廣泛應用于各場合的視頻監控系統和安全防范系統中。 關鍵詞:FPGA,光纖傳輸,視頻信號

    標簽: FPGA 多路 光纖傳輸系統

    上傳時間: 2013-06-05

    上傳用戶:zxh1986123

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • 基于FPGA的數字信號處理算法研究與高效實現.rar

    現代數字信號處理對實時性提出了很高的要求,當最快的數字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數目,或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展,具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先,針對圖像聲納實時性的要求和FPGA片內資源的限制,設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優化和改進措施。 其次,分析了具有相同結構的數字濾波和相關運算的特點,采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA),將乘法運算轉化為FPGA易于實現的查表和移位累加操作,顯著提高了運算效率。此外,還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后,完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明,本論文所有算法均達到了設計要求。

    標簽: FPGA 數字信號處理 算法研究

    上傳時間: 2013-06-09

    上傳用戶:zgu489

  • 多載波擴頻通信的Rake接收機理論研究及FPGA實現.rar

    由于移動環境的復雜性,無線信號在發送傳輸和接收過程中有很明顯的衰落現象,特別是在高頻無線通信中,多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術,Rake接收機在CDMA移動通信系統中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式,多載波CDMA充分利用了OFDM最優頻率利用率以及CDMA的多址和頻率分集,且系統容量和抗符號間干擾性能明顯優于傳統的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統,介紹了其Rake接收機工作原理和設計思想,進行了理論仿真并用FPGA予以實現。 @@ 本文首先介紹了移動通信系統的發展歷史以及OFDM和CDMA技術原理,并描述了OFDM和CDMA結合的三種系統(MC-DS-CDMA、MT-CDMA、MC-CDMA)的原理和系統模型;接著,介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息,Rake接收機就是通過多個相關接收器接收多徑信號中各路信號,通過信道估計和信道補償消去信道因子的附加相位,并把他們合并在一起,以此來改善信號的信噪比和系統的可靠性;在此基礎上,論文提出了一種多載波擴頻通信系統的實現方案,并詳細介紹了其Rake接收機實現原理,給出了最大比合并時各種分徑數目下系統誤碼率的仿真圖;最后介紹了此方案中Rake接收機的FPGA硬件實現設計方案及其系統 測試結果。@@ 仿真結果顯示出隨著分集徑數的增加,系統的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著,且在多載波CDMA系統中其分集效果更好,實現相對簡單。最終Rake接收機的FPGA實現結果同理論仿真一致,時序通過,資源耗費不大,具有較大的實用價值。 @@關鍵詞:多載波擴頻通信,CDMA,Rake接收機,FPGA

    標簽: Rake FPGA 多載波

    上傳時間: 2013-07-25

    上傳用戶:axxsa

  • 基于JTAG和FPGA的嵌入式SOC驗證系統研究與設計.rar

    隨著半導體制造技術不斷的進步,SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化,芯片的面積增大,芯片功能復雜程度增大,其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證,就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統,可在ASIC設計的早期,驗證芯片設計功能,支持硬件、軟件及整個系統的并行開發,并能檢查硬件和軟件兼容性,同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快,能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據,而FPGA作為硬件系統,突出優點是速度快,實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路,并采用定制的JTAG邏輯產生測試向量,通過JTAG控制SOC目標系統,達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統,包括系統的性能、組成、功能以及系統的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺,提出了驗證系統的總體設計方案,重點對驗證系統的數據鏈路的實現進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統,并將定制的JTAG邏輯與處理器NIOS II相結合,構建出調試與驗證數據鏈路;根據芯片驗證的要求,設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統,并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術,完成對國產某型DSP芯片的驗證與測試,研究如何構建一種通用的SOC芯片驗證平臺,解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域,有較高的理論和實踐研究價值。

    標簽: JTAG FPGA SOC

    上傳時間: 2013-05-25

    上傳用戶:ccsp11

  • 基于FPGA的數字信號發生器.rar

    數字信號發生器是數字信號處理中不可缺少的調試設備。在某工程項目中,為了提供特殊信號,比如雷達信號,就需要設計專用的數字信號發生器,用以達到發送雷達信號的要求。在本文中提出了使用PCI接口的專用數字信號發生器方案。 該方案的目標是能夠采錄雷達信號,把信號發送到主機作為信號文件存儲起來,然后對這個信號文件進行航跡分離,得到需要的航跡信號文件。同時,信號發生器具有發送信號的功能,可以把不同形式的信號文件發送到檢測端口,用于設備調試。 在本文中系統設計主要分為硬件和軟件兩個方面來介紹: 硬件部分采用了FPGA邏輯設計加上外圍電路來實現的。在硬件設計中,最主要的是FPGA邏輯設計,包括9路主從SPI接口信號的邏輯控制,片外SDRAM的邏輯控制,PCI9054的邏輯控制,以及這些邏輯模塊間信號的同步、發送和接收。在這個過程中信號的方向是雙向的,所選用的芯片都具有雙向數據的功能。 在本文中軟件部分包括驅動軟件和應用軟件。驅動軟件采用PLXSDK驅動開發,通過控制PCI總線完成數據的采錄和發送。應用軟件中包括數據提取和數據發送,采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數據傳輸的要求,達到SPI傳輸的速度要求,能夠完成航跡提取,以及數據傳輸。

    標簽: FPGA 數字信號發生器

    上傳時間: 2013-07-14

    上傳用戶:腳趾頭

主站蜘蛛池模板: 嘉荫县| 句容市| 湛江市| 肇源县| 潮州市| 乌兰察布市| 洛隆县| 林甸县| 哈巴河县| 宁强县| 海城市| 札达县| 荥经县| 新蔡县| 攀枝花市| 阳西县| 深水埗区| 温州市| 巨鹿县| 桃园市| 日喀则市| 长乐市| 东明县| 曲周县| 山东省| 拉萨市| 佛学| 临沧市| 乌鲁木齐县| 永福县| 禹城市| 长泰县| 象州县| 庆阳市| 陇川县| 贵州省| 阳西县| 永昌县| 阿合奇县| 于都县| 德令哈市|