傳輸線理論與阻抗匹配 傳輸線理論
上傳時間： 2013-10-18
上傳用戶：wuyuying
隨著通信信道的復(fù)雜度和可靠性不斷增加，人們對于電信系統(tǒng)的要求和期望也不斷提高。這些通信系統(tǒng)高度依賴于高性能、高時鐘頻率和數(shù)據(jù)轉(zhuǎn)換器器 件，而這些器件的性能又非常依賴于系統(tǒng)電源軌的質(zhì)量。當(dāng)使用一個高噪聲電源供電時，時鐘或者轉(zhuǎn)換器 IC 無法達(dá)到最高性能。僅僅只是少量的電源噪聲，便會對性能產(chǎn)生極大的負(fù)面影響。本文將對一種基本 LDO 拓?fù)溥M行仔細(xì)研究，找出其主要噪聲源，并給出最小化其輸出噪聲的一些方法。 表明電源品質(zhì)的一個關(guān)鍵參數(shù)是其噪聲輸出，它常見的參考值為 RMS 噪聲測量或者頻譜噪聲密度。為了獲得最低 RMS 噪聲或者最佳頻譜噪聲特性，線性電壓穩(wěn)壓器（例如：低壓降電壓穩(wěn)壓器，LDO），始終比開關(guān)式穩(wěn)壓器有優(yōu)勢。這讓其成為噪聲敏感型應(yīng)用的選擇。 基本 LDO 拓?fù)? 一個簡單的線性電壓穩(wěn)壓器包含一個基本控制環(huán)路，其負(fù)反饋與內(nèi)部參考比較，以提供恒定電壓—與輸入電壓、溫度或者負(fù)載電流的變化或者擾動無關(guān)。 圖 1 顯示了一個 LDO 穩(wěn)壓器的基本結(jié)構(gòu)圖。紅色箭頭表示負(fù)反饋信號通路。輸出電壓 VOUT 通過反饋電阻 R1 和 R2 分壓，以提供反饋電壓 VFB。VFB 與誤差放大器負(fù)輸入端的參考電壓 VREF 比較，提供柵極驅(qū)動電壓 VGATE。最后，誤差信號驅(qū)動輸出晶體管 NFET，以對 VOUT 進行調(diào)節(jié)。 圖 1 LDO 負(fù)反饋環(huán)路 簡單噪聲分析以圖 2 作為開始。藍(lán)色箭頭表示由常見放大器差異代表的環(huán)路子集（電壓跟隨器或者功率緩沖器）。這種電壓跟隨器電路迫使 VOUT 跟隨 VREF。VFB 為誤差信號，其參考 VREF。在穩(wěn)定狀態(tài)下，VOUT 大于 VREF，其如方程式 1 所描述：
上傳時間： 2013-11-11
上傳用戶：jiwy
單片機系統(tǒng)的低功耗設(shè)計策略:摘要嵌入式系統(tǒng)的低功耗設(shè)計需要全面分析各方面因素，統(tǒng)籌規(guī)劃。在設(shè)計之初，各個因素往往是相互制約、相互影響的，一個降低系統(tǒng)功耗的措施有時會帶來其他方面的“負(fù)效應(yīng)”。因此，降低系統(tǒng)整體功耗，需要仔細(xì)分析和計算。本文從硬件和應(yīng)用軟件設(shè)計兩個方面，闡述一個以單片機為核心的嵌入式系統(tǒng)低功耗設(shè)計時所需考慮的一些問題。關(guān)鍵詞低功耗設(shè)計 硬件設(shè)計 應(yīng)用軟件設(shè)計 低功耗模式 在嵌入式應(yīng)用中，系統(tǒng)的功耗越來越受到人們的重視，這一點對于需要電池供電的便攜式系統(tǒng)尤其明顯。降低系統(tǒng)功耗，延長電池的壽命，就是降低系統(tǒng)的運行成本。對于以單片機為核心的嵌入式應(yīng)用，系統(tǒng)功耗的最小化需要從軟、硬件設(shè)計兩方面入手。 隨著越來越多的嵌入式應(yīng)用使用了實時操作系統(tǒng)，如何在操作系統(tǒng)層面上降低系統(tǒng)功耗也成為一個值得關(guān)注的問題。限于篇幅，本文僅從硬件設(shè)計和應(yīng)用軟件設(shè)計兩個方面討論。
標(biāo)簽： 單片機系統(tǒng) 低功耗設(shè)計 策略
上傳時間： 2013-11-21
上傳用戶：zhenyushaw
AVR單片機GCC程序設(shè)計:第一章 概述1.1 AVR 單片機GCC 開發(fā)概述1.2 一個簡單的例子1.3 用MAKEFILE 管理項目1.4 開發(fā)環(huán)境的配置1.5 實驗板CA-M8第二章 存儲器操作編程2.1 AVR 單片機存儲器組織結(jié)構(gòu)2.2 I/O 寄存器操作2.3 SRAM 內(nèi)變量的使用2.4 在程序中訪問FLASH 程序存儲器2.5 EEPROM 數(shù)據(jù)存儲器操作2.6 avr-gcc 段結(jié)構(gòu)與再定位2.7 外部RAM 存儲器操作2.8 堆應(yīng)用第三章 GCC C 編譯器的使用3.1 編譯基礎(chǔ)3.2 生成靜態(tài)連接庫第四章 AVR 功能模塊應(yīng)用實驗4.1 中斷服務(wù)程序4.2 定時器/計數(shù)器應(yīng)用4.3 看門狗應(yīng)用4.4 UART 應(yīng)用4.5 PWM 功能編程4.6 模擬比較器4.7 A/D 轉(zhuǎn)換模塊編程4.8 數(shù)碼管顯示程序設(shè)計4.9 鍵盤程序設(shè)計4.10 蜂鳴器控制第五章 使用C 語言標(biāo)準(zhǔn)I/O 流調(diào)試程序5.1 avr-libc 標(biāo)準(zhǔn)I/O 流描述5.2 利用標(biāo)準(zhǔn)I/0 流調(diào)試程序5.3 最小化的格式化的打印函數(shù)第六章 CA-M8 上實現(xiàn)AT89S52 編程器的實現(xiàn)6.1 編程原理6.2 LuckyProg2004 概述6.3 AT989S52 isp 功能簡介6.4 下位機程序設(shè)計第七章 硬件TWI 端口編程7.1 TWI 模塊概述7.2 主控模式操作實時時鐘DS13077.3 兩個Mega8 間的TWI 通信第八章 BootLoader 功能應(yīng)用8.1 BootLoader 功能介紹8.2 avr-libc 對BootLoader 的支持8.3 BootLoader 應(yīng)用實例8.4 基于LuckyProg2004 的BootLoader 程序第九章 匯編語言支持9.1 C 代碼中內(nèi)聯(lián)匯編程序9.2 獨立的匯編語言支持9.3 C 與匯編混合編程第十章 C++語言支持附錄 1 avr-gcc 選項附錄 2 Intel HEX 文件格式描述
上傳時間： 2014-04-03
上傳用戶：ligi201200
提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語言，在FPGA設(shè)備上模擬實現(xiàn)了具有自動檢驗功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計方法。
上傳時間： 2014-12-28
上傳用戶：plsee
本文在分析了無線電頻譜管理現(xiàn)狀及頻譜資源緊張的前提下，引出頻譜管理中的認(rèn)知無線電技術(shù)，同時提出了基于博弈論的電磁頻譜管理的模型化方法，深入地分析了博弈論算法的收斂性及效用函數(shù)的選擇，并且通過Matlab仿真以最小化系統(tǒng)間總干擾為目標(biāo)描述了博弈論模型在電磁頻譜動態(tài)管理中的應(yīng)用。
上傳時間： 2013-10-19
上傳用戶：392210346
LVDS、xECL、CML（低電壓差分信號傳輸、發(fā)射級耦合邏輯、電流模式邏輯）………4多點式低電壓差分信號傳輸(M-LVDS) ……………………………………………………8數(shù)字隔離器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用異步收發(fā)機）…………………………………………………………………16CAN（控制器局域網(wǎng)）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收發(fā)機及LVDS）……………………………………………………20DVI（數(shù)字視頻接口）/PanelBusTM ………………………………………………………22TMDS（最小化傳輸差分信號） …………………………………………………………24USB 集線器控制器及外設(shè)器件 …………………………………………………………25USB 接口保護 ……………………………………………………………………………26USB 電源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 橋接器 …………………………………………………………………………………33卡總線 (CardBus) 電源開關(guān) ………………………………………………………………341394 (FireWire®, 火線®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，體效應(yīng)收發(fā)機邏輯+) ………………………………39VME（Versa Module Eurocard）總線 ………………………………………………………41時鐘分配電路 ……………………………………………………………………………42交叉參考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技術(shù)支持 …………………………………………………………………………………48 德州儀器（TI）為您提供了完備的接口解決方案，使得您的產(chǎn)品別具一格，并加速了產(chǎn)品面市。憑借著在高速、復(fù)合信號電路、系統(tǒng)級芯片 (system-on-a-chip ) 集成以及先進的產(chǎn)品開發(fā)工藝方面的技術(shù)專長，我們將能為您提供硅芯片、支持工具、軟件和技術(shù)文檔，使您能夠按時的完成并將最佳的產(chǎn)品推向市場，同時占據(jù)一個具有競爭力的價格。本選擇指南為您提供與下列器件系列有關(guān)的設(shè)計考慮因素、技術(shù)概述、產(chǎn)品組合圖示、參數(shù)表以及資源信息：
上傳時間： 2013-10-21
上傳用戶：Jerry_Chow
針對能量受限的無線傳感器網(wǎng)絡(luò)，該文綜合考慮了協(xié)作節(jié)點數(shù)量和調(diào)制方式對系統(tǒng)能量有效性的影響，提出一種能量最優(yōu)的綜合優(yōu)化方法。文中首先給出了在Rayleigh 衰落信道環(huán)境下，協(xié)作通信系統(tǒng)采用二相相移鍵控(BPSK)和M 進制正交幅度調(diào)制(MQAM)時誤碼率的閉式表達(dá)，同時對協(xié)作通信的系統(tǒng)能耗進行了分析。在此基礎(chǔ)上，根據(jù)能耗最小化原則對協(xié)作節(jié)點數(shù)量和調(diào)制方式進行了聯(lián)合優(yōu)化。仿真結(jié)果表明，與調(diào)制方式固定或協(xié)作節(jié)點數(shù)固定的系統(tǒng)相比，該方案能進一步降低協(xié)作通信的系統(tǒng)能耗。
標(biāo)簽： 無線傳感器網(wǎng)絡(luò) 協(xié)作通信 能耗
上傳時間： 2013-11-21
上傳用戶：angle
在PCB生產(chǎn)的時候,由于基板都是一大塊的,要做成的PCB就有小片組成,那么,我們怎么將一些PCB拼板輸出,以達(dá)到在開料的時候節(jié)約成本呢,本PCB智能拼板系統(tǒng)就是為了開料的時候,智能的拼板,以達(dá)到節(jié)約成本的效用. PCB-IPS智能拼板系統(tǒng)是由本人經(jīng)過十幾年P(guān)CB專業(yè)工程設(shè)計經(jīng)驗，專門為PCB生產(chǎn)企業(yè)研制開發(fā)的一個效果極佳的拼板開料軟件，通過PCB-IPS可以找到每一款PCB的最佳開料方案，最大限度地提高板材的利用率。它具有以下特點： 1.開料算法精確嚴(yán)密，保證找到最佳開料方案； 2.操作和界面十分簡單，用戶不需培訓(xùn)即可馬上使用； 3.對每款線路板提供所有可能的開料選擇方案，滿足不同的需求； 4.對開料剩余邊的最小化使開料結(jié)果更加完善； 5.允許用戶對開料尺寸進行手工調(diào)整，靈活性強； 6.Tooling的自動生成,并允許用戶手工調(diào)整； 7.完善的Execl報表輸出及打印；
上傳時間： 2013-11-21
上傳用戶：qiaoyue
提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語言，在FPGA設(shè)備上模擬實現(xiàn)了具有自動檢驗功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計方法。
上傳時間： 2013-11-08
上傳用戶：jiangfire
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
