本文的目的在于設計一個自適應噪音抵消系統(tǒng),使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統(tǒng)基本原理,并對自適應噪聲抵消系統(tǒng)的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統(tǒng)的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優(yōu)缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統(tǒng)進行計算機仿真,驗證系統(tǒng)設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統(tǒng)設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統(tǒng)的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統(tǒng),在高速信號處理芯片(TMS320LF2407)上開發(fā)實現(xiàn)了自適應LMS算法.
標簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
本文以電機控制DSPTMS320LF2407為核心，結合相關外圍電路，運用新型SVPWM控制方法，設計電梯專用變頻器。為了達到電梯專用變頻器大轉矩、高性能的要求，在硬件上提高系統(tǒng)的實時性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區(qū)的負面影響，另外單神經元PID控制器應用于速度環(huán)，對速度的調節(jié)作用有明顯改善。通過軟硬件結合的方式，改善電機輸出轉矩，使電梯控制系統(tǒng)的性能得到提高。 系統(tǒng)主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實現(xiàn)。并設計有起動時防止沖擊電流的保護電路，以及防止過壓、欠壓的保護電路。其中，對逆變模塊IPM的驅動控制是控制電路的核心，也是系統(tǒng)實現(xiàn)的主要部分。控制電路以DSP為核心，由IPM驅動隔離控制電路、轉速位置檢測電路、電流檢測電路、電源電路、顯示電路和鍵盤電路組成。對IPM驅動、隔離、控制的效果，直接影響系統(tǒng)的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關鍵部分。另外，本課題擬定的被控對象是永磁同步電動機(PMSM)，要對系統(tǒng)實現(xiàn)SVPWM控制，依賴于轉子位置的準確、實時檢測，只有這樣，才能實現(xiàn)正確的矢量變換，準確的輸出PWM脈沖，使合成矢量的方向與磁場方向保持實時的垂直，達到良好的控制性能，因此，轉子位置檢測是提高變頻器性能的一個重要環(huán)節(jié)。 系統(tǒng)采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區(qū)時間對SVPWM控制的負面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導通型和120度導通型結合起來，從而達到既可以消除死區(qū)影響，又可以提高電源利用率的目的。另外，在速度調節(jié)環(huán)節(jié)，采用單神經元PID控制器，通過反復的仿真證明，在調速比不是很大的情況下，其對速度環(huán)的調節(jié)作用明顯優(yōu)于傳統(tǒng)PID控制器。 通過實驗證明，系統(tǒng)基本上達到高性能的控制要求，適合于電梯控制系統(tǒng)。
上傳時間： 2013-05-21
上傳用戶：trepb001
河北工業(yè)大學碩士學位論文 論文研究在 ARM920T硬件平臺以及Linux軟件平臺上， 通過構建完整的嵌入式Linux系統(tǒng)并移植多媒體播放器MPlayer，完成一款具有轉儲功能的MP4播放器。在這個過程中研究了Linux系統(tǒng)移植、探索了USB驅動程序、學習了文件系統(tǒng)的構建并完成了多媒體播 放器 MPlayer 的移植，最終實現(xiàn)了一款基于嵌入式 Linux 軟件平臺具有轉儲功能的 MP4 播放器，使得 MP4 播放器可以通過 USB 接口對可移動硬盤上的信息進行操作。通過該研究過程構建了嵌入式軟件系統(tǒng)，以實現(xiàn)更好的系統(tǒng)性能，最重要的是可以在實踐基礎上增加對系統(tǒng)移植和驅動開發(fā)理論的理解并積累豐富的系統(tǒng)移植經驗，以促進我們去理解軟件開 發(fā)項目及其與目標硬件移植和優(yōu)化的關系。
上傳時間： 2013-07-08
上傳用戶：sclyutian
運算放大器、比較器設計指南,運算放大器、比較器設計指南
上傳時間： 2013-07-19
上傳用戶：a673761058
正弦波逆變器理論基礎知識，劉鳳君老師作品，對初學者和正在進行逆變器設計及改進會有幫助
標簽： 正弦波逆變器
上傳時間： 2013-07-06
上傳用戶：liber
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協(xié)議，主要設計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發(fā)送數據緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區(qū)FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環(huán)境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
基于CMOS攝像頭的智能尋跡車的設計與實現(xiàn)
上傳時間： 2013-07-28
上傳用戶：kkchan200
作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現(xiàn)的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
卷積碼是廣泛應用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現(xiàn)結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發(fā)展，使用FPGA實現(xiàn)Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應用需求，具有很重要的現(xiàn)實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩(wěn)定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
隨著我國國民經濟的高速發(fā)展，國內高速公路、城市道路、停車場建設越來越多，對交通控制、安全管理的要求也日益提高，智能交通系統(tǒng)( IntelligentTransportation Systems，簡稱ITS)已成為當前交通管理發(fā)展的主要方向，而車牌識別系統(tǒng)(License Plate Recognition System，簡稱LPRS)技術作為智能交通系統(tǒng)的核心，起著舉足輕重的作用，可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection，簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統(tǒng)計等。 目前，車牌識別系統(tǒng)大多都是基于PC平臺的，其優(yōu)勢是實現(xiàn)容易，但是成本高、實時性不強、穩(wěn)定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點，且滿足識別速度和識別率的要求，本文在原有車牌識別硬件系統(tǒng)設計的基礎上做了一定的改進(原系統(tǒng)在圖像采集、接口通信、系統(tǒng)穩(wěn)定、脫機工作等方面存在一定問題)，與團隊成員一起設計出了新的車牌識別硬件系統(tǒng)，采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(xiàn)(本人負責單DSP+FPGA的原理圖和PCB繪制，另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統(tǒng)，主要工作由以下幾個部分組成： 1.團隊共同完成了新車牌識別系統(tǒng)的硬件設計，采用兩個板子實現(xiàn)。其中，本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統(tǒng)的硬件電路調試。主要分為如下模塊進行調試：電源，DSP，F(xiàn)PGA，SAA7113H視頻解碼器，LCD液晶顯示和UART接口等。 3.負責完成了整個系統(tǒng)的DSP應用程序設計。采用DSP/BIOS操作系統(tǒng)來構建系統(tǒng)的框架，添加了多個任務對象進行管理系統(tǒng)的調度；用CSL編寫了DSP上的底層驅動：完成了車牌識別算法在DSP上的移植與優(yōu)化。 4.參與完成了部分FPGA程序的開發(fā)，主要包括圖像采集、存儲、傳輸幾個模塊等。 最終，本系統(tǒng)實現(xiàn)了高效、快速的車牌識別，各模塊工作穩(wěn)定，能脫機實現(xiàn)圖像采集、傳輸、識別、結果輸出和顯示為一體化的功能；為以后進行高性能的車牌識別算法開發(fā)提供了一個很好的硬件平臺。
上傳時間： 2013-04-24
上傳用戶：slforest
