全球定位系統(Global Positioning System—GPS)是新一代衛星導航定位系統，具有全球、全天候、連續、高精度導航與定位功能，能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此，GPS系統被廣泛地應用于生活中的各個領域。GPS系統用戶主要是各種型號的接收機，而捕獲跟蹤技術是接收機的關鍵技術，同時也是一個技術難點。在GPS接收機中，導航電文是用戶定位和導航的數據基礎，為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術，并進行了FPGA設計。 @@ 本文首先概述了GPS系統信號結構和GPS接收機工作原理，對GPS信號調制機理進行詳細地闡述，重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論，重點研究時域滑動相關捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數的GPS中頻發生器，并在此平臺上，對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術，系統分析碼跟蹤環路和載波跟蹤環路結構框圖以及算法。在碼跟蹤環路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環的工作機理。在載波跟蹤環路中選用對導航電文數據相位翻轉不敏感的科斯塔斯環，并用數學模型分析GPS信號的解調過程。之后對整個跟蹤環路進行MATLAB仿真，結果表明環路參數設計滿足要求，并能成功解調出GPS導航電文。 @@ 最后本文在QuartusII環境下完成對GPS信號捕獲跟蹤系統的FPGA設計。根據對相關器硬件結構框架，對算法中各個模塊的實現進行詳細的說明，包括頂層設計到CA碼、NCO等重要模塊設計，并給出了仿真結果。 @@關鍵詞：GPS接收機；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時間： 2013-06-16
上傳用戶：jacking
隨著航天技術的發展，載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數據傳輸的可靠性，保證接收端分路系統能和發送端一致，必須要經過幀同步。對衛星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此，幀同步的效率，將直接影響到整個衛星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀，其次介紹了與本課題相關的基礎理論及系統的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動
上傳時間： 2013-06-11
上傳用戶：liglechongchong
隨著計算機及其外圍設備的發展，傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優點，目前已經成為計算機外設接口的主流技術，在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2．0協議規范，設計了一款支持高速和全速傳輸的USB2．0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作，詳細研究并分析了USB2．0規范，根據規范提出了一種USB2．0設備控制器整體構架方案，描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發，對設備控制器模塊進行優化設計，增加多個靈活的配置選項，根據不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統。本文還研究了IP核的驗證方法，并對所設計的USB2．0設備控制器建立了功能完備的ModelSim仿真驗證環境，搭建了FPGA硬件驗證平臺，設計了具有AHB接口的設備控制器和帶有8051的設備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2．0設備控制器IP核可配置性高，使用者可以自由配置所需端點的個數以及每個端點類型等，可以集成于多種USB系統中，適于各類USB設備的開發。本課題所取得的成果為USB2．0設備類的研究和開發積累了經驗，并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案，也為未來USB3．0接口IP核的開發和應用奠定了基礎。 @@關鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
本文完成了對MIPS-CPU的指令集確定，流水線與架構設計，代碼編寫，并且在x86計算機上搭建了稱為gccmips_elf的仿真系統，完成了對MIPS-CPU硬件系統的模擬仿真，最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態轉移圖；根據MIPS-CPU的指令集的模式，完成了對不同模式下的指令的分析，給出了相應的取指，譯碼，產生新的程序存儲器尋址地址，執行，數據存儲器與寄存器文件回寫的控制信號，完成取指令模塊，譯碼模塊，執行模塊，數據回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險，分析了在不同流水線階段可能存在的競爭與冒險，對引起競爭與冒險的原因進行了確定，并通過增加一些電路邏輯來避免競爭與冒險的發生，完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫，從而解決了競爭與冒險的問題，使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統平臺的搭建，該仿真器用來對應用程序進行編譯，鏈接與執行，生成相應匯編語言程序以及向量文件(16進制機器碼)；并且同時產生相關的Modelsim仿真，及Quartus II下載驗證的文件。本設計利用該仿真系統來評估設計的MIPS-CPU的硬件系統，模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證，對設計的MIPS-CPU的資源使用，關鍵路徑上的時序，布線情況進行了分析，最終完成各個指標的檢查，并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試，結果表明設計的MIPS-CPU功能正常，滿足約束，指標正確。 @@關鍵詞 MIPS；流水線；競爭與冒險；仿真器；FPGA
上傳時間： 2013-07-31
上傳用戶：gjzeus
自20世紀90年代以來，隨著計算機技術、超大規模集成電路技術和通信及網絡技術的發展，微機保護和測控裝置的性能得到大幅提升，以此為基礎的變電站自動化系統在我國的電力系統中得到長足的發展和廣泛的應用。 @@ 為增加產品的市場競爭力，電力系統二次設備生產廠商緊跟市場需求，將各種具有高性價比的新型處理器芯片和外圍芯片大量應用到變電站自動化系統的保護、測控裝置上，如32位CPU、數字信號處理芯片DSP、高速高精度A/D轉換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應用使保護測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時，各種成熟的商用嵌入式實時操作系統的采用使處理器的性能得到充分發揮，裝置通信、數據存儲及處理能力更強，性能大幅提高，程序移植升級更加方便快捷。 @@ 本論文以現階段國內外變電站自動化系統測控技術為參考，根據變電站自動化系統的發展趨勢和要求，研究一種基于ARM和FPGA技術并采用嵌入式實時操作系統的高性能測控裝置，并給出硬軟件設計。 @@ 裝置硬件采用模塊化設計，按照測控裝置基本功能設計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數量可以根據需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術的微處理器AT91RM9200，通過數據、地址總線和其他插件板連接，構成裝置的整個系統。交流采樣插件采用FPGA技術，利用ALTERA公司的FPGA芯片EP1K10實現交流采樣的控制，降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統，增加了系統的性能。以任務來管理不同的軟件功能模塊，利于裝置軟件的并行開發和維護。 @@關鍵詞：測控裝置；嵌入式實時操作系統；ARM；現場可編程門陣列
上傳時間： 2013-04-24
上傳用戶：JESS
FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
近年來，以FPGA為代表的數字系統現場集成技術取得了快速的發展，FPGA不但解決了信號處理系統小型化、低功耗、高可靠性等問題，而且基于大規模FPGA單片系統的片上可編程系統(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統的通用信號處理系統使用DSP作為處理核心，系統的可重構型不強，FPGA解決了這一問題，并且現有的FPGA中，多數已集成DSP模塊，結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，FPGA作為處理核心的通用信號處理系統具有很強的可實施性。 @@ 基于上述要求，作者設計和完成了一個基于多FPGA的通用實時信號處理系統。該系統采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數據。作者通過全面的分析，設計了核心板、底板和應用板分離系統架構。該平臺能夠根據實際需求進行靈活的搭配，核心板之間的數據傳輸采用了LVDS(低電壓差分信號)技術，從而使得數據能夠穩定的以非常高的速率進行傳輸。 @@ 本系統屬于高速數字電路的設計范疇，因此必須重視信號完整性的設計與分析問題，作者根據高速電路的設計慣例和軟件輔助設計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上，順利地完成了PCB繪制與調試工作。 @@ 作為系統設計的重要環節，作者還在文中研究了在系統設計過程中出現的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數據通道接口和DDR2存儲器接口設計決定本系統的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統的核心板和底板，完成了應用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作，對其中的部分接口進行了邏輯驗證。 @@ 經過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點，能夠滿足當前一些信號處理系統對高速、實時處理的要求，可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發工作，為進一步研究和設計通用、實時信號處理系統打下了堅實的基礎。 @@關鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
上傳時間： 2013-05-27
上傳用戶：qiaoyue
高速數據采集系統在信號檢測、雷達、圖像處理、網絡通信等領域有廣泛應用，不同的應用要求使用不同的總線和不同的設計，但是，無論基于何種應用，其設計的關鍵在接口的實現上。 @@ 隨著cPCI總線技術的發展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數據傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設計基于cPCI總線接口的數據采集系統。設計中利用單片FPGA芯片實現PCI協議，代替傳統的FIFO芯片和串并轉換芯片，并完成對模擬電路的控制功能；并提出將應用程序中的一部分數據讀寫操作放入動態鏈接庫中，減少因應用程序反復調用驅動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協議，理解高頻數字電路設計方法和高速數據采集原理，本文開發了基于cPCI接口的高速數據采集系統。經過綜合測試和現場應用驗證表明，采集系統已達到了要求的性能指標。 @@關鍵詞：FPGA；數據采集系統；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
同步是移動通信領域中的關鍵技術，是保障通信初始和進行的必要過程，對系統的性能影響重大。縱觀移動通信系統的發展史，同步技術自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標準之一，已經在全世界范圍內得到了商用。小區搜索是WCDMA的重要物理層過程，是實現下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領域的一種半定制電路，現場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強大的現場可編程能力和開發速度優勢，逐漸成為ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現與驗證是具有理論和現實意義的。本文首先介紹了WCDMA物理層基礎，接著詳細討論了WCDMA主同步、輔同步和導頻同步的原理，介紹了前兩步同步的改進型算法和證明，并和傳統相關算法在資源和實現復雜度方面進行了比較，給出了下行同步的浮點仿真結果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現方案、運算流程和模塊間的接口設計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現方案，給出了理論分析和仿真、實驗結果。并在低復雜度和資源開銷條件下，完成了FPGA的硬件設計和片上測試，達到了系統的性能指標。 @@關鍵詞：WCDMA；同步；小區搜索；FPGA
上傳時間： 2013-04-24
上傳用戶：wsm555
<li id="wmgu8"></li>