這是一個關于晶震的一個verilog 源代碼,希望對新手有用
標簽： verilog 源代碼
上傳時間： 2013-08-23
上傳用戶：大灰狼123456
Altera FPGA配置的特殊管腳說明。
標簽： Altera FPGA 管腳
上傳時間： 2013-08-27
上傳用戶：hfnishi
AlteraFPGA的特殊管腳的連接(中文)
標簽： Altera FPGA 管腳 連接
上傳時間： 2013-09-01
上傳用戶：xhwst
Xilinx-FPGA器件管腳說明
標簽： Xilinx-FPGA 器件 管腳
上傳時間： 2013-09-03
上傳用戶：牛津鞋
基于CPLD的二進制碼轉換為二十進制（BCD）碼的電路[1].pdf
標簽： CPLD BCD 二進制碼 轉換
上傳用戶：rtsm07
FPGA特殊管腳說明
標簽： FPGA 管腳
上傳時間： 2013-09-04
上傳用戶：奔跑的雪糕
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數碼管
上傳時間： 2013-09-05
上傳用戶：123454
skill語言在Cadence平臺二次開發中大量使用，在IC設計中也有應用。\r\n本文關鍵詞：SKILL Cadence SKILL開發程序源碼大集合，共有84個功能實現
標簽： Cadence skill 語言 二次開發
上傳時間： 2013-09-09
上傳用戶：qingzhuhu
skill語言在Cadence平臺二次開發中大量使用，在IC設計中也有應用。\r\n本文關鍵詞：SKILL Allegro二次開發參考 API函數
上傳用戶：edisonfather
運用PTOTEUS仿真74595對6個LED數碼管的驅動顯示，了解串口的數據傳送模式。
標簽： PTOTEUS 74595 LED 仿真
上傳時間： 2013-09-21
上傳用戶：epson850
蟲蟲下載站版權所有 京ICP備2021023401號-1
