隨著航天技術(shù)的發(fā)展,載人飛船、空間站等復(fù)雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下,為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕WC接收端分路系統(tǒng)能和發(fā)送端一致,必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說,幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進行數(shù)據(jù)處理。因此,幀同步的效率,將直接影響到整個衛(wèi)星基帶信號處理的結(jié)果。 @@ 本設(shè)計在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上,利用硬件描述語言及ISE9.2i開發(fā)平臺在基于FPGA的硬件平臺上設(shè)計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法,并解決了其中可能存在的幀滑動及模糊度問題。在此基礎(chǔ)之上,針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題,設(shè)計實現(xiàn)了兩路并行幀同步算法,并利用ModelSim SE 6.1f工具對上述算法進行了前仿真和后仿真,仿真結(jié)果表明上述算法符合設(shè)計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀,其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計及實現(xiàn)過程進行了詳細說明,并給出了后仿真結(jié)果及結(jié)果分析。最后,對論文工作進行了總結(jié)和展望,分析了其中存在的問題及需要改進的地方。 @@關(guān)鍵詞 FPGA;CCSDS;幀同步:模糊度;幀滑動
標(biāo)簽: CCSDS FPGA 標(biāo)準(zhǔn)
上傳時間: 2013-06-11
上傳用戶:liglechongchong
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中,引入了四種架構(gòu),其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼,使平臺適用于具有嵌入硬核的FPGA架構(gòu),利用MCNC基準(zhǔn)電路來測試這四種架構(gòu)的性能。實驗結(jié)果表明:在以網(wǎng)線平均長度作為指標(biāo)的測試中,通道寬度均勻分布的架構(gòu)具有更短的布線長度、更優(yōu)的性能。
上傳時間: 2013-06-01
上傳用戶:JGR2013
H.264作為新一代視頻編碼標(biāo)準(zhǔn),相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2,在相同畫質(zhì)下,平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu),實現(xiàn)靈活性極大,其規(guī)定了三個檔次,每個檔次支持一組特定的編碼功能,并支持一類特定的應(yīng)用,因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能,但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進行了編碼復(fù)雜度分析,并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法,提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進行幀內(nèi)預(yù)測時,為了得到一個宏塊的預(yù)測模式,需要進行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度,本文改進了幀內(nèi)預(yù)測模式選擇算法。實踐證明,在PSNR值的損失可以忽略不計的情況下,該算法相比原算法,幀內(nèi)編碼時間平均節(jié)約60﹪以上,對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼,考慮到FPGA的高效運算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu),并對影響編碼速度,且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真,并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進行了在線測試,驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進,算法實現(xiàn)簡單,對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試,這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標(biāo)簽: FPGA 264 幀內(nèi)預(yù)測
上傳時間: 2013-06-13
上傳用戶:夜月十二橋
磁共振成像(MRI)由于自身獨特的成像特點,使得其處理方法不同于一般圖像.根據(jù)不同的應(yīng)用目的,該文分別提出了MRI圖像去噪和分割兩個算法.首先,該文針對MRI重建后圖像噪聲分布的實際特點,提出了基于小波變換的MRI圖像去噪算法.該算法詳細闡明了MRI圖像Rician噪聲的特點,首先對與噪聲和邊緣相關(guān)的小波系數(shù)進行建模,然后利用最大似然估計來進行參數(shù)估計,同時利用連續(xù)尺度間的尺度相關(guān)性特點來進行函數(shù)升級,以便獲得最佳萎縮函數(shù),進一步提高圖像的質(zhì)量,最終取得了一定的效果.與此同時,該文對MRI圖像的進一步的分析與應(yīng)用展開了一定研究,提出了一種改進的快速模糊C均值聚類魯棒分割算法.該算法先用K均值聚類方法得到初始聚類中心點,同時考慮鄰域?qū)Ψ指罱Y(jié)果的影響,對目標(biāo)函數(shù)加以改進,用來克服噪聲和非均勻場對MRI圖像分割的影響,達到魯棒分割的目的,為進一步圖像處理和分析打下基礎(chǔ).通過實驗,我們發(fā)現(xiàn),無論是針對模擬圖像還是實際圖像,該文所提出的兩個算法都取得了較好的效果,達到了預(yù)期的目的.
上傳時間: 2013-04-24
上傳用戶:zhichenglu
H.264作為新一代視頻編碼標(biāo)準(zhǔn),相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2,在相同畫質(zhì)下,平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu),實現(xiàn)靈活性極大,其規(guī)定了三個檔次,每個檔次支持一組特定的編碼功能,并支持一類特定的應(yīng)用,因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能,但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進行了編碼復(fù)雜度分析,并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法,提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進行幀內(nèi)預(yù)測時,為了得到一個宏塊的預(yù)測模式,需要進行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度,本文改進了幀內(nèi)預(yù)測模式選擇算法。實踐證明,在PSNR值的損失可以忽略不計的情況下,該算法相比原算法,幀內(nèi)編碼時間平均節(jié)約60﹪以上,對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼,考慮到FPGA的高效運算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu),并對影響編碼速度,且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真,并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進行了在線測試,驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進,算法實現(xiàn)簡單,對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試,這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標(biāo)簽: FPGA 264 幀內(nèi)預(yù)測 算法優(yōu)化
上傳時間: 2013-05-25
上傳用戶:refent
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實現(xiàn)CCD(Charge Coupled Device,電荷耦合器件)數(shù)字圖像的實時采集及預(yù)處理。基于對實時圖像處理系統(tǒng)的研究與設(shè)計,本文主要研究工作及成果如下: 1.本論文詳細的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時,針對高分辨率的CCD攝像機,探討了有關(guān)點目標(biāo)與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點,給出了點目標(biāo)的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點目標(biāo)檢測的預(yù)處理方法。針對星圖灰度分布的特點,采用高斯低通濾波算法和高通濾波算法對星圖進行預(yù)處理,同時還對圖像掃描聚類算法進行了研究與分析。 3.數(shù)字信號處理器常常因為在復(fù)雜性、運算速度等方面的限制,難以實時的實現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù),實現(xiàn)了復(fù)雜背景下弱點目標(biāo)的預(yù)處理算法,解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題,同時采用并行高密度加法器和流水線的工作方式,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高,合理的解決了資源和速度之間的相互制約問題,并在實際中取得滿意的結(jié)果。
上傳時間: 2013-07-03
上傳用戶:wang5829
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中,引入了四種架構(gòu),其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼,使平臺適用于具有嵌入硬核的FPGA架構(gòu),利用MCNC基準(zhǔn)電路來測試這四種架構(gòu)的性能。實驗結(jié)果表明:在以網(wǎng)線平均長度作為指標(biāo)的測試中,通道寬度均勻分布的架構(gòu)具有更短的布線長度、更優(yōu)的性能。
上傳時間: 2013-06-27
上傳用戶:xsnjzljj
本課題涉及先進的FPGA技術(shù)引入到數(shù)控插補時某些算法的改進,主要目的是更好的利用FPGA具有系統(tǒng)芯片化、高可靠性、開發(fā)設(shè)計周期短等特點,及具有系統(tǒng)內(nèi)可再編程的性能,來解決目前軟件插補速度慢而硬件插補設(shè)計復(fù)雜、調(diào)整和修...
上傳時間: 2013-04-24
上傳用戶:gjzeus
針對無線傳感器網(wǎng)絡(luò)的節(jié)點能量有限,且在進行信息傳輸時存在數(shù)據(jù)沖突、傳輸延時等問題,提出并設(shè)計了基于最大生存周期的無線傳感器網(wǎng)絡(luò)數(shù)據(jù)融合算法。該算法將整個網(wǎng)絡(luò)中的節(jié)點分成多個簇,并根據(jù)節(jié)點的傳輸范圍,將每個簇中的節(jié)點均勻分布,每個節(jié)點根據(jù)自己的本地信息和剩余能量選擇通信方式向簇頭節(jié)點傳輸數(shù)據(jù),從而形成傳輸數(shù)據(jù)的最短路徑;并根據(jù)集中式TDMA(時分多址)調(diào)度模型,運用基于微粒群的Pareto優(yōu)化方法,使得網(wǎng)絡(luò)在完成規(guī)定的信息傳輸時每個節(jié)點耗費的平均時隙和平均能耗最優(yōu)。仿真結(jié)果表明,上述算法不但可以最大化網(wǎng)絡(luò)的生存時間,還可以有效的降低數(shù)據(jù)融合時間,減少網(wǎng)絡(luò)延時。
標(biāo)簽: 低能耗 時延 無線傳感器 網(wǎng)絡(luò)數(shù)據(jù)
上傳時間: 2014-12-29
上傳用戶:看到了沒有
摘 要: 針對非同分布的Nakagami信道,基于矩生成函數(shù)MGF(Moment Generation Function)的分析方法,提出正交空時分組碼系統(tǒng)STBC(Space-Time Block Coding)的一種快速性能評估算法,不需要涉及超幾何函數(shù)積分運算,可在中高信噪比時,快速準(zhǔn)確地估計STBC系統(tǒng)的符號錯誤概率性能。在平坦瑞利衰落信道下的計算機仿真表明,該算法與已有的STBC系統(tǒng)的近似估計算法相比,具有較優(yōu)的性能。 關(guān)鍵詞: 正交空時分組碼; MIMO; MGF; 誤符號率
上傳時間: 2014-12-29
上傳用戶:如果你也聽說
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1