為避免有心人士利用軟體搜刮網(wǎng)頁上的Email，小弟製作了這個(gè)使用Jmail的線上寄信程式，將您網(wǎng)站的Email隱藏在Jmail的程式中。 優(yōu)點(diǎn)： 1.將Email隱藏在程式中，可避免Email被軟體搜刮。 2.透過Jmail程式來線上寄信，不用開啟Outlook等軟體。 3.使用Request.Form來紀(jì)錄欄位值，無需資料庫，即時(shí)傳送訊息。 4.使用javascript語法限制所有欄位必填。 缺點(diǎn)： 1.網(wǎng)站空間必需支援Jmail程式。 程式說明： 1.contact.asp(留言頁) 2.contact_save.asp(Jmail線上寄信程式) 3.style.css(CSS樣式表檔) 4.images(圖片資料夾) 修改方式： 1.可自行在contact.asp新增欄位，或修改必填欄位的javascript語法(預(yù)設(shè)全部欄位必填)。 2.在contact_save.asp修改您的郵件伺服器位址、寄件者名稱、信件主旨、收件者的Email(通常是網(wǎng)站的Email)
標(biāo)簽： Email
上傳時(shí)間： 2014-01-02
上傳用戶：hgy9473
無意間在網(wǎng)上找到這本書,已經(jīng)絕版了也很難找到所以放上來分享給大家,提供大家學(xué)習(xí) 本書對SCSI的介紹偏重於軟件開發(fā)方面。在介紹了SCSI的基本概念後，介紹了SCSI編程的程序化方法，並在DOS和Windows下研究了ASPI（高級SCSI編程接口），在Windows和Windows NT下研究了ASPI32的擴(kuò)展，在介紹SCSI在UNIX平臺的應(yīng)用時(shí)，把重點(diǎn)放在了Linux平臺上
上傳時(shí)間： 2014-01-07
上傳用戶：qunquan
中文版ROSH關(guān)于在電氣電子設(shè)備中限制使用某些有害物質(zhì)指令
標(biāo)簽： ROSH 電氣電子 指令 設(shè)備
上傳時(shí)間： 2013-05-28
上傳用戶：eeworm
專輯類-國標(biāo)類相關(guān)專輯-313冊-701M 中文版ROSH關(guān)于在電氣電子設(shè)備中限制使用某些有害物質(zhì)指令.pdf
上傳時(shí)間： 2013-06-25
上傳用戶：xinshou123456
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2013-08-20
上傳用戶：liuwei6419
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
變壓器對零序電流的限制每個(gè)空氣開關(guān)都銘牌都有標(biāo)注，主要是標(biāo)注它的脫扣電流、短路電流等，下面詳細(xì)介紹： 1、按線路預(yù)期短路電流的計(jì)算來選擇斷路器的分?jǐn)嗄芰_的線路預(yù)期短路電流的計(jì)算是一項(xiàng)極其繁瑣的工作。因此便有一些誤差不很大而工程上可以被接受的簡捷計(jì)算方法：(1)對于10/0.4KV電壓等級的變壓器，可以考慮高壓側(cè)的短路容量為無窮大(10KV側(cè)的短路容量一般為200~400MVA甚至更大，因此按無窮大來考慮，其誤差不足10%)。
上傳時(shí)間： 2013-11-07
上傳用戶：yunfan1978
這是keil C51 V7.01的安裝程序,有2k代碼大小的限制. 安裝需要先解壓縮到一個(gè)文件夾,比如解到: c:c51701 然后運(yùn)行 c:c51701setupsetup.exe 執(zhí)行安裝,安裝時(shí)選擇eval version進(jìn)行安裝.
上傳時(shí)間： 2014-01-27
上傳用戶：dreamboy36
Keil C251設(shè)計(jì)軟件V3.11(4k代碼限制） keil c251 v3.11 demo版的安裝說明：安裝方法是先將V3.11安裝程序用winzip解壓縮到某個(gè)目錄下。（不要直接點(diǎn)擊setup.exe安裝），比如解壓縮到c:\c251然后執(zhí)行c:\c251\setup\setup.exe 安裝程序，這個(gè)程序會讓你選擇安裝Eval Version版還是Full Version版，選擇Eval Version版進(jìn)行安裝 安裝好之后就可以使用，但有代碼大小的限制。需要無限制的版本，請購買正版軟件。 C251是intel公司的16位單片機(jī)，指令兼容51的單片機(jī)。8位單片機(jī)風(fēng)靡了20年，下一個(gè)20年應(yīng)該是16位單片機(jī)的世界。
標(biāo)簽： Keil C251 3.11 設(shè)計(jì)軟件
上傳時(shí)間： 2014-01-23
上傳用戶：yanqie
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
