頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領域，為分析和改善電路的性能提供了便利的手段。而傳統的掃頻儀由多個模塊構成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設計的方法，針對可編程邏輯器件的特點，對硬件實現方法進行了探索。 本文對三大關鍵技術進行了深入研究： 第一，由掃頻信號發生器的設計出發，對直接數字頻率合成技術(DDS)進行了系統的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統的雜散度，并且利用該方法實現了幅度和相位可調制的DDS系統-掃頻信號發生器。 第二，為了提高系統時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統能在100MHz的頻率下正常工作。 第三，從系統頻率特性測試的理論出發，研究如何在FPGA中提高多位數學運算的速度，從而提出了一種實現多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術應用于該算法，對該方法進行改進，完成了基于流水線技術的BCD碼除法運算的設計，并用此方法實現了頻率特性的測試。 在研究以上理論方法的基礎上，以大規模可編程邏輯器件EP1K100QC208和微處理器89C52為實現載體，提出了基于單片機和FPGA體系結構的集成化設計方案；以VerilogHDL為設計語言，實現了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現了可編程邏輯器件的優勢。 本文首先對相關的概念理論進行了介紹，包括DDS原理、流水線技術等，進而提出了系統的總體設計方案，包括設計工具、語言和實現載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設計，并給出了實現方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
根據雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求新的高速的數字信號處理實現方法，以滿足這種高速地處理數據的需要。 本文對單片FPGA的雷達處理機實現進行了研究。文章根據線性調頻信號脈沖壓縮理論，選擇合適的加窗函數，對線性調頻信號進行脈沖壓縮，得出仿真結果；完成了雷達信號處理部分的PCB制版；確定了與其他PCB板之間的接口關系；編寫了FPGA程序，采用DA算法并根據FIR原理實現32階濾波器，進行了脈沖壓縮處理。
上傳時間： 2013-04-24
上傳用戶：suonidaoke
隨著圖像處理和模式識別技術的進步，基于生物特征的識別技術成為蓬勃發展的高技術之一，根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測，該領域的收入的年增長率30-50％，到2008年，全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性，穩定性，方便快捷的特點，恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術，也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內部，與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究，結合NiosⅡ嵌入式處理器的特點，對算法進行了合理的選擇與優化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面： 1、對指紋圖像預處理、后處理和匹配算法進行了改進，提高了算法的性能；設計了一種適用于快速匹配的指紋特征數據結構；提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本，同時提升系統的性能的原則，使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統，然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設計了一個便攜式指紋識別系統，提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證，實現了指紋采集芯片FPS200與FPGA的接口，并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢，具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。
上傳時間： 2013-06-07
上傳用戶：kikye
在信息化發展的當前，音視頻等多媒體作為信息的載體，在社會生活的各個領域，起著越來越重要的作用。數字視頻的海量性成為阻礙其應用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標準，以其高性能的壓縮效率，成為備受關注的焦點和研究問題。H．264通過運動估計/運動補償（MP/MC）消除視頻時間冗余，對差值圖像進行離散余弦變換（DCT）消除空間冗余，對量化后的系數進行可變長編碼（VLC）消除統計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網絡即將商用的推動，H．264以其優秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設備都具有廣闊的應用前景。 但H．264在提升壓縮性能的同時付出的代價是算法復雜度的成倍增加，實際應用中人們對視頻解碼的實時性要求嚴格，已出現的對應算法代碼多基于PC通用處理器實現，而嵌入式設備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標準對應算法進行優化移植，才能滿足實際應用的需求。 本文在對H．264標準及其新特性進行詳細介紹后，重點研究了在解碼端如何針對解碼耗時較多的模塊進行改進，然后將算法移植到ARM平臺，并針對平臺特點作出相應優化，最后完成解碼圖象顯示，并給出了測試結果。本文主要完成的工作如下： 詳細分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運算及去塊濾波模塊，提出了對應的改進算法并在H．264的參考軟件JM86上進行了實現，PC測試實驗證明了算法改進的優越性和運算優化的可行性。最后針對ARM平臺，在對程序結構和對應代碼進行優化之后，將其移植到WINCE系統之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結果與性能做出了評價。
上傳時間： 2013-06-04
上傳用戶：shijiang
表面粗糙度是機械加工中描述工件表面微觀形狀重要的參數。在機械零件切削的過程中，刀具或砂輪遺留的刀痕，切屑分離時的塑性變形和機床振動等因素，會使零件的表面形成微小的蜂谷。這些微小峰谷的高低程度和間距狀況就叫做表面粗糙度，也稱為微觀不平度。表面粗糙度的測量是幾何測量中的一個重要部分，它對于現代制造業的發展起了重要的推動作用。世界各國競相進行粗糙度測量儀的研制，隨著科學技術的發展，各種各樣的粗糙度測量系統也競相問世。對于粗糙度的測量，隨著技術的更新，國家標準也一直在變更。最新執行的國家標準(GB/T6062-2002)，規定了粗糙度測量的參數，以及制定了觸針式測量粗糙度的儀器標準[1]。 隨著新國家標準的執行，許多陳舊的粗糙度測量儀已經無法符合新標準的要求。而且生產工藝的提高使得原有方案的采集精度和采集速度，滿足不了現代測量技術的需要。目前，各高校公差實驗室及大多數企業的計量部門所使用的計量儀器(如光切顯微鏡、表面粗糙度檢查儀等)只能測量單項參數，而能進行多參數測量的光電儀器價格較貴，一般實驗室和計量室難以購置。因此如何利用現有的技術，結含現代測控技術的發展，職制出性能可靠的粗糙度測量儀，能有效地降低實驗室測量儀器的成本，具有很好的實用價值和研究意義。 基于上述現狀，本文在參考舊的觸針式表面粗糙度測量儀技術方案的基礎上，提出了一種基于ARM嵌入式系統的粗糙度測量儀的設計。這種測量儀采用了先進的傳感器技術，保證了測量的范圍和精度；采用了集成的信號調理電路，降低了信號在調制、檢波、和放大的過程中的失真；采用了ARM處理器，快速的采集和控制測量儀系統；采用了強大的PC機人機交互功能，快速的計算粗糙度的相關參數和直觀的顯示粗糙度的特性曲線。 論文主要做了如下工作：首先，論文分析了觸針式粗糙度測量儀的發展以及現狀；然后，詳細敘述了系統的硬件構成和設計，包括傳感器的原理和結構分析、信號調理電路的設計、A/D轉換電路的設計、微處理器系統電路以及與上位機接口電路的設計。同時，還對系統的數據采集進行了研究，開發了相應的固件程序及接口程序，完成數據采集軟件的編寫，并且對表面粗糙度參數的算法進行程序的實現。編寫了控制應用程序，完成控制界面的設計。最終設計出一套多功能、多參數、高性能、高可靠、操作方便的表面粗糙度測量系統。
上傳時間： 2013-04-24
上傳用戶：KIM66
遙感圖像是深空探測和近地觀測所得數據的重要載體，在軍事和社會經濟生活領域發揮著重要作用。由于遙感圖像數據量巨大，它的存儲和傳輸已成為遙感信息應用中的關鍵問題。圖像壓縮編碼技術能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應用具有重要的現實意義。CCSDS圖像壓縮算法是空間數據系統咨詢委員會(CCSDS)提出的圖像數據壓縮算法。該算法復雜度較低，并行性好，適合于硬件實現，能實現對空間數據的實時處理，從而廣泛應用于深空探測和近地觀測。對于直接關系到軍事戰略、經濟建設等方面的遙感圖像的傳輸，必須對它進行加密處理。AES加密算法是由美國國家標準和技術研究所(NIST)于2000年發布的數據加密標準，它不但能抵抗各種攻擊，保證加密數據的安全性，而且易于軟件和硬件實現。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結構，用C語言實現了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結構，用C語言實現了算法的加解密器。 (3)介紹了實現CCSDS圖像壓縮算法和AES加密算法的FPGA設計所選擇的軟件開發工具、開發語言和硬件開發平臺。 (4)給出了CCSDS編碼器的FPGA實現方法和實現性能。 (5)給出了AES加密器的FPGA實現方法和實現性能。 本文設計的CCSDS圖像壓縮和AES加密FPGA系統運用了流水線設計、高速內存設計、模塊并行化設計和模塊串行化設計等技術，在系統速度和資源面積上取得了較好的平衡，達到了預期的設計目的。
上傳時間： 2013-07-15
上傳用戶：dylutao
本文以星載圖像數據的壓縮與加密為背景，對CCSDS圖像壓縮算法和AES數據加密算法做了深入研究。文章的主要工作包括： (1)實現了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領域做了簡單的對比； (2)對原始CCSDS圖像壓縮算法進行了改進。實驗結果表明，改進后的算法在提升算法性能的同時，降低了算法的復雜度； (3)研究了AES數據加密標準，并實現了該算法的C程序； (4)用VerilogHDL語言實現了CCSDS圖像壓縮算法和AES數據加密算法的編碼器； (5)在FPGA硬件平臺上，驗證了這兩種算法編碼器的正確性和有效性。
上傳時間： 2013-04-24
上傳用戶：pwcsoft
在通信系統中，人們一直致力于信息傳輸的有效性和可靠性的研究，信道糾錯編碼技術一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展，目前，Turbo碼已經走向了實用化的道路，如何用硬件實現有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內交織的FPGA設計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內存開銷，因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容，對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容，其一是JPEG2000算術編碼器算法的研究與硬件設計，其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程，之后采用有限狀態機和二級流水線技術，并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計，并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快，而且流水線短，硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中，首先結合率失真理論建立了算法的數學模型，并驗證了該算法的有效性，之后深入分析了該數學模型的實現流程，找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優化算法在增加少量系統資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
