亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

時(shí)間分辨率

  • 12864LCD.rar

    FYD12864-0402B是一種具有4位/8位并行、2線或3線串行多種接口方式,內(nèi)部含有國標(biāo)一級(jí)、二級(jí)簡體中文字庫的點(diǎn)陣圖形液晶顯示模塊;其顯示分辨率為128×64

    標(biāo)簽: 12864 LCD

    上傳時(shí)間: 2013-04-24

    上傳用戶:playboys0

  • 基于ARM和DSP的鐵路信號(hào)測(cè)試儀設(shè)計(jì)(DSP部分)

    UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式,軌道電路的正常工作對(duì)行車安全意義重大。軌道信號(hào)失真或者受到噪聲污染有可能導(dǎo)致鐵路信號(hào)設(shè)備錯(cuò)誤動(dòng)作進(jìn)而發(fā)生行車事故。通過對(duì)鐵路信號(hào)做出監(jiān)測(cè)以及判斷,可以幫助信號(hào)設(shè)備維護(hù)人員對(duì)故障設(shè)備進(jìn)行及時(shí)修復(fù)從而避免事故發(fā)生。 本文設(shè)計(jì)了一種基于ARM/DSP雙核結(jié)構(gòu)的鐵路信號(hào)測(cè)試儀,用以幫助設(shè)備維護(hù)人員及時(shí)檢修故障設(shè)備。其中,DSP芯片選用TI公司的32位浮點(diǎn)處理器TMS320VC33作為信號(hào)分析與處理的核心,實(shí)現(xiàn)信號(hào)的解調(diào)、頻譜分析和細(xì)化處理等功能。本測(cè)試儀作為一種實(shí)時(shí)的信號(hào)檢測(cè)設(shè)備,充分利用了浮點(diǎn)DSP芯片高效靈活以及系統(tǒng)可裁減的特性,因而更適合于現(xiàn)場(chǎng)環(huán)境的應(yīng)用。本測(cè)試儀主要針對(duì)目前使用較為廣泛的UM71、ZPW-2000A系統(tǒng)以及站內(nèi)25Hz相敏軌道電路,實(shí)現(xiàn)對(duì)移頻信號(hào)的數(shù)字解調(diào)、區(qū)間載波頻率檢測(cè)、信號(hào)幅度檢測(cè)、站內(nèi)軌道信號(hào)的相位角及其幅度檢測(cè)等功能。 本文著重分析了頻譜細(xì)化技術(shù)中的ZFFT算法在實(shí)時(shí)信號(hào)分析中的應(yīng)用,采用ZFFT算法可以在保證運(yùn)算效率的同時(shí)提高頻譜的分辨率。在此基礎(chǔ)上,本文就這種算法提出了若干改進(jìn)措施并且通過MATLAB對(duì)該算法及其改進(jìn)措施進(jìn)行了軟件仿真。同時(shí)本文完成了基于這種算法的DSP軟件設(shè)計(jì):為了提高系統(tǒng)實(shí)時(shí)性,DSP算法均采用匯編語言實(shí)現(xiàn)。理論分析和實(shí)驗(yàn)表明調(diào)制頻率的分辨率可以達(dá)到0.03Hz,滿足實(shí)際應(yīng)用要求。此外,本文設(shè)計(jì)了測(cè)試儀的硬件結(jié)構(gòu),主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路,以及基于這個(gè)接口電路的通信規(guī)程。

    標(biāo)簽: DSP ARM 鐵路信號(hào) 試儀設(shè)計(jì)

    上傳時(shí)間: 2013-06-29

    上傳用戶:qazwsxedc

  • 瑞芯Rknano主要技術(shù)參數(shù)

    瑞芯Rknano主要技術(shù)參數(shù) ARM + Hardware Accelerator ,最大主頻120M 支持8/16位LCD,支持MCU屏,最大分辨率160x128 支持SD、I2S、I2C接口,內(nèi)置PWM控制器 8bit ECC NAND FLASH控制器,支持4片選,SLC/MCL

    標(biāo)簽: Rknano 瑞芯 技術(shù)參數(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:christopher

  • 基于FPGA的星圖采集及預(yù)處理算法實(shí)現(xiàn)

    本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實(shí)現(xiàn)CCD(Charge Coupled Device,電荷耦合器件)數(shù)字圖像的實(shí)時(shí)采集及預(yù)處理。基于對(duì)實(shí)時(shí)圖像處理系統(tǒng)的研究與設(shè)計(jì),本文主要研究工作及成果如下: 1.本論文詳細(xì)的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時(shí),針對(duì)高分辨率的CCD攝像機(jī),探討了有關(guān)點(diǎn)目標(biāo)與CCD像元一一對(duì)應(yīng)的圖像采集及其硬件和軟件設(shè)計(jì)方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點(diǎn),給出了點(diǎn)目標(biāo)的場(chǎng)景圖像的數(shù)學(xué)模型及復(fù)雜背景下點(diǎn)目標(biāo)檢測(cè)的預(yù)處理方法。針對(duì)星圖灰度分布的特點(diǎn),采用高斯低通濾波算法和高通濾波算法對(duì)星圖進(jìn)行預(yù)處理,同時(shí)還對(duì)圖像掃描聚類算法進(jìn)行了研究與分析。 3.數(shù)字信號(hào)處理器常常因?yàn)樵趶?fù)雜性、運(yùn)算速度等方面的限制,難以實(shí)時(shí)的實(shí)現(xiàn)復(fù)雜的檢測(cè)算法。本文采用FPGA技術(shù),實(shí)現(xiàn)了復(fù)雜背景下弱點(diǎn)目標(biāo)的預(yù)處理算法,解決了計(jì)算、數(shù)據(jù)緩沖和存儲(chǔ)操作協(xié)調(diào)一致的問題,同時(shí)采用并行高密度加法器和流水線的工作方式,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高,合理的解決了資源和速度之間的相互制約問題,并在實(shí)際中取得滿意的結(jié)果。

    標(biāo)簽: FPGA 采集 預(yù)處理算法

    上傳時(shí)間: 2013-07-03

    上傳用戶:wang5829

  • 星載SAR高速FPGA預(yù)處理板的研制

    合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.

    標(biāo)簽: FPGA SAR 星載 預(yù)處理

    上傳時(shí)間: 2013-07-03

    上傳用戶:lanhuaying

  • 二維離散小波變換的FPGA實(shí)現(xiàn)

    小波變換是一種新興的理論,是數(shù)學(xué)發(fā)展史上的重要成果。它無論對(duì)數(shù)學(xué)還是對(duì)工程應(yīng)用都產(chǎn)生了深遠(yuǎn)的影響。最新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細(xì)地分析了小波變換的理論基礎(chǔ),對(duì)多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器,并引入了一個(gè)新的LS97小波。該小波系數(shù)簡單、易于硬件實(shí)現(xiàn),并且與CDF97小波有很好的兼容性,可作為CDF97小波的替代者。使用Matlab對(duì)CDF97小波和LS97小波的兼容性做仿真測(cè)試,結(jié)果表明這兩個(gè)小波具有幾乎相同的性能。在確定所用的小波后,本文設(shè)計(jì)了二維離散小波變換的硬件結(jié)構(gòu)。設(shè)計(jì)過程中對(duì)標(biāo)準(zhǔn)二維小波變換做了優(yōu)化,即將行變換和列變換的歸一化步驟合并計(jì)算,這樣可以減少兩次乘法操作。另外還使用移位加代替乘法,提取移位加中的公共算子等方式來優(yōu)化設(shè)計(jì)。對(duì)于邊界數(shù)據(jù)的處理,本文采用了嵌入式對(duì)稱延拓技術(shù),不需要額外的緩存,節(jié)約了硬件資源。為提高硬件利用率,本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來,只要一個(gè)控制信號(hào)就可實(shí)現(xiàn)兩者之間的轉(zhuǎn)換。本文所提出的結(jié)構(gòu)采用基于行的變換方式,只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術(shù)提高了整個(gè)設(shè)計(jì)的運(yùn)行速度。最后也給出了二維離散小波反變換的實(shí)現(xiàn)結(jié)構(gòu)。 在完成硬件結(jié)構(gòu)設(shè)計(jì)的基礎(chǔ)上,使用Verilog硬件描述語言對(duì)整個(gè)設(shè)計(jì)進(jìn)行了完全可綜合的RTL級(jí)描述,采用同步設(shè)計(jì),提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對(duì)正反小波變換做了仿真和實(shí)現(xiàn),結(jié)果表明,本設(shè)計(jì)能高速高精度地完成正反可逆和不可逆小波變換,可以滿足各種實(shí)時(shí)性要求。

    標(biāo)簽: FPGA 二維 離散小 波變換

    上傳時(shí)間: 2013-07-25

    上傳用戶:sn2080395

  • PIC單片機(jī)C語言應(yīng)用例程

    AD程序?qū)崿F(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換功能; CAN程序?qū)崿F(xiàn)CAN總線通訊功能; keyboard_check程序?qū)崿F(xiàn)鍵盤的掃描查詢方式輸入; keyboard_disturb程序?qū)崿F(xiàn)PORTB的"電平變化中斷"進(jìn)行鍵盤的輸入; led0-8程序?qū)崿F(xiàn)在8個(gè)LED上依次顯示1~8數(shù)字; PWM程序用于使CCP1模塊產(chǎn)生分辨率為10位的PWM波形,占空比為50%; RS-232程序通過RS-232接口來完成PC計(jì)算機(jī)與單片機(jī)之間的通信; simple_POARD程序?yàn)橥鈬δ苣K簡單應(yīng)用實(shí)例,點(diǎn)亮與PORTD口相連的八個(gè)發(fā)光二極管; stopwatch程序?qū)崿F(xiàn)計(jì)時(shí)秒表功能,時(shí)鐘顯示范圍00.00~99.99秒,分辨度為0.01秒; switchinput程序用于開關(guān)量的輸入(采用SPI總線),并顯示在與D口相連的LED上; wakeup程序?qū)崿F(xiàn)PIC18F458的休眠工作方式,并由實(shí)驗(yàn)板上的按鍵產(chǎn)生"電平變化中斷"將其從休眠狀態(tài)中激活; WDT程序?qū)崿F(xiàn)"看門狗"WDT的功能; Yejing程序?qū)崿F(xiàn)液晶顯示器的接口和顯示功能。

    標(biāo)簽: PIC C語言 單片機(jī)

    上傳時(shí)間: 2013-06-04

    上傳用戶:GHF

  • 基于DDSFPGA的多波形信號(hào)源的研究

    直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng),其中,DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量:幅度、相位以及頻率,因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn),使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來源是:相位截?cái)鄮淼碾s散信號(hào);幅度量化帶來的雜散信號(hào);DAC的非線性特性帶來的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上,提出了中和加擾技術(shù),這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片,其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn),本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源,它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境,給工作帶了方便。

    標(biāo)簽: DDSFPGA 多波形 信號(hào)源

    上傳時(shí)間: 2013-07-27

    上傳用戶:sc965382896

  • 基于FPGA的數(shù)字上變頻方法研究

    本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式,比較了它們的性能和特點(diǎn),最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進(jìn)行基帶信號(hào)的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計(jì)采用了現(xiàn)場(chǎng)可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。 本設(shè)計(jì)硬件平臺(tái)以AD公司的AD9857為核心,在數(shù)字域完成了基帶數(shù)字信號(hào)內(nèi)插濾波、正交調(diào)制、D/A變換等功能;選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號(hào)的處理,并實(shí)現(xiàn)了對(duì)AD9857的控制。軟件部分,應(yīng)用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數(shù)字信號(hào)處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計(jì),并進(jìn)行了仿真,仿真結(jié)果達(dá)到了設(shè)計(jì)要求。整個(gè)系統(tǒng)實(shí)現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡單,控制靈活,頻率分辨率高,頻率變化速率高等優(yōu)點(diǎn)。

    標(biāo)簽: FPGA 數(shù)字 方法研究

    上傳時(shí)間: 2013-07-18

    上傳用戶:qoovoop

  • 基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)

    頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前,常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào),也可以通過改變相位字改變信號(hào)的相位,因此也廣泛用于數(shù)字通信領(lǐng)域。 本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括:相位累加器,可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn));DA轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 本文根據(jù)設(shè)計(jì)指標(biāo),進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì),包括DDS系統(tǒng)框圖的設(shè)計(jì),相位控制字和頻率控字的設(shè)計(jì),以及軟件和硬件設(shè)計(jì),重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì),包括控制系統(tǒng)(頻率控制器和初始相位控制器),尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲(chǔ)器),以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO,即DDS)的原理、電路結(jié)構(gòu),重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。

    標(biāo)簽: FPGA DDS

    上傳時(shí)間: 2013-04-24

    上傳用戶:huangzchytems

主站蜘蛛池模板: 衡阳县| 隆德县| 深水埗区| 格尔木市| 张北县| 惠东县| 新建县| 利川市| 盘锦市| 民权县| 京山县| 密云县| 墨玉县| 桂东县| 辽阳县| 孝昌县| 洱源县| 图们市| 威远县| 白河县| 衡阳县| 分宜县| 延安市| 天气| 二连浩特市| 尚义县| 湖口县| 昌江| 宁晋县| 志丹县| 南溪县| 花垣县| 宁化县| 巴林左旗| 荃湾区| 福建省| 潞西市| 舟山市| 洛扎县| 江华| 嵊州市|