基于互功率譜的時(shí)延估計(jì)算法,對(duì)仿真結(jié)果有圖詳細(xì)描述
標(biāo)簽: 功率譜 估計(jì)算法 時(shí)延
上傳時(shí)間: 2017-04-18
上傳用戶:zhenyushaw
帶時(shí)延的純方位角單站跟蹤算法,它有效地解決了用EKF算法進(jìn)行純方位角跟蹤時(shí)可能出現(xiàn)的不穩(wěn)定和濾波發(fā)散現(xiàn)象以及聲音信號(hào)的時(shí)延問題。
上傳時(shí)間: 2013-12-01
上傳用戶:二驅(qū)蚊器
利用89s51去寫結(jié)構(gòu)化keil-C 4x4鍵盤掃描+LCD螢?zāi)伙@示 HW01:四則運(yùn)算+時(shí)鍾顯示 HW02:頻率偵測(cè)器 ps.鍵盤掃描不是利用延遲作彈跳(推薦)
上傳時(shí)間: 2014-11-22
上傳用戶:zycidjl
相對(duì)于JPEG中二維離散余弦變換(2DDCT)來說,在JPEG2000標(biāo)準(zhǔn)中,二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實(shí)時(shí)處理圖像的系統(tǒng)中,如數(shù)碼相機(jī)、遙感遙測(cè)、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動(dòng)通信等系統(tǒng),需要用芯片實(shí)現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對(duì)圖像處理的小波變換進(jìn)行了研究,但大都只偏重算法研究,對(duì)算法硬件實(shí)現(xiàn)時(shí)的復(fù)雜性考慮較少,對(duì)圖像處理的小波變換硬件實(shí)現(xiàn)的研究也較少。 本文針對(duì)圖像處理的小波變換算法及其硬件實(shí)現(xiàn)進(jìn)行了研究。對(duì)文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析,提出一種基于提升方式的5/3小波變換適合硬件實(shí)現(xiàn)的算法,在MATLAB中仿真驗(yàn)證了該算法,證明其是正確的。并設(shè)計(jì)了該算法的硬件結(jié)構(gòu),在MATLAT的Simulink中進(jìn)行仿真,對(duì)該結(jié)構(gòu)進(jìn)行VHDL語言的寄存器傳輸級(jí)(RTL)描述與仿真,成功綜合到Altera公司的FPGA器件中進(jìn)行驗(yàn)證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較:由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中,使該硬件結(jié)構(gòu)無需額外的邊界延拓過程,減少小波變換過程中對(duì)內(nèi)存的讀寫量,從而達(dá)到減少內(nèi)存使用量,降低功耗,提高硬件利用率和運(yùn)算速度的特點(diǎn)。本算法與文獻(xiàn)[13]提出的算法相比較:無需增加額外的硬件計(jì)算模塊,又具有在硬件實(shí)現(xiàn)時(shí)不改變?cè)瓉淼奶嵘〔ㄋ惴ǖ囊?guī)則性結(jié)構(gòu)的特點(diǎn)。這種小波變換硬件芯片的實(shí)現(xiàn)不僅適用于JPEG2000的5/3無損小波變換,當(dāng)然也可用于其它各種實(shí)時(shí)圖像壓縮處理硬件系統(tǒng)。
上傳時(shí)間: 2013-06-13
上傳用戶:jhksyghr
隨著全球經(jīng)濟(jì)不斷增長和信息技術(shù)持續(xù)發(fā)展,越來越多用戶提出了對(duì)數(shù)據(jù)、語音和視訊等寬帶接入業(yè)務(wù)的需求。傳統(tǒng)的接入網(wǎng)技術(shù)己成為新一代寬帶通信網(wǎng)絡(luò)建設(shè)的瓶頸,通信網(wǎng)絡(luò)的寬帶化成為一個(gè)必然的趨勢(shì)。在眾多新興的接入技術(shù)中,寬帶無線接入技術(shù)以其特有的優(yōu)勢(shì)成為近年來通信技術(shù)市場(chǎng)的最大亮點(diǎn)。基于IEEE802.16e的WiMAX技術(shù)作為一種面向無線城域網(wǎng)(WMAN)的寬帶接入方案,正以其優(yōu)異的性能和廣闊的市場(chǎng)前景而倍受關(guān)注。 本文是基于WiMAX技術(shù)的網(wǎng)絡(luò)終端的設(shè)計(jì),根據(jù)IEEE802.16e協(xié)議,物理層需要對(duì)收發(fā)信息進(jìn)行編解碼、調(diào)制解調(diào)等的處理,其中包含很多運(yùn)算密集的算法;這些處理有些適合硬件邏輯實(shí)現(xiàn),有些適合數(shù)字信號(hào)處理器實(shí)現(xiàn),所以設(shè)計(jì)采用了FPGAs+DSPs的實(shí)現(xiàn)方式。考慮對(duì)接收和發(fā)送數(shù)據(jù)的不同處理,在詳細(xì)分析上行和下行鏈路的工作過程的基礎(chǔ)上,對(duì)模塊的進(jìn)行了詳細(xì)劃分,并對(duì)系統(tǒng)的FPGA部分進(jìn)行了詳細(xì)設(shè)計(jì)。 設(shè)計(jì)中本文充分考慮了FPGA和DSP之間處理的優(yōu)缺點(diǎn),并注意避免器件之間通信的復(fù)雜化,在滿足器件之間數(shù)據(jù)流量的同時(shí),盡量使數(shù)據(jù)流向簡單化,避免了延時(shí)增加和接口帶寬調(diào)度的復(fù)雜化。最終整個(gè)設(shè)計(jì)完成完整的802.16e網(wǎng)絡(luò)終端的物理層基帶處理功能。
標(biāo)簽: WiMAX FPGA 網(wǎng)絡(luò)終端 基帶
上傳時(shí)間: 2013-06-01
上傳用戶:123456wh
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上,對(duì)比分析了幾種多用戶檢測(cè)算法的性能,給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾,給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著,針對(duì)WCDMA反向鏈路信道結(jié)構(gòu),介紹了擴(kuò)頻使用的OVSF碼和擾碼,分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性,指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上,給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖,并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消,需要對(duì)用戶信號(hào)重構(gòu),因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上,衍生出符號(hào)級(jí)上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值,并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn),在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽: WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間: 2013-07-29
上傳用戶:jiangxin1234
可編程邏輯芯片特別是現(xiàn)場(chǎng)可編程門陣列(Field-Programmable Gate Array,F(xiàn)PGA)芯片的快速發(fā)展,使得新的芯片能夠根據(jù)具體應(yīng)用動(dòng)態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能,這類芯片稱為動(dòng)態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA,DRFPGA)。然而,使用這類芯片構(gòu)建的可重構(gòu)系統(tǒng)在實(shí)際應(yīng)用前還有許多問題需要解決。一個(gè)基本的問題就是動(dòng)態(tài)可重構(gòu)FPGA芯片中的可重構(gòu)功能單元(Reconfigurable Functional Unit,RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結(jié)構(gòu)和CAD算法談起,介紹了可重構(gòu)計(jì)算的概念,建立了可重構(gòu)計(jì)算系統(tǒng)模型和動(dòng)態(tài)可重構(gòu)FPGA芯片模型,在此模型上提出一個(gè)基于劃分和時(shí)延驅(qū)動(dòng)的在線布局算法,和一個(gè)基于Pathfinder協(xié)商擁塞算法的布線算法,來解決動(dòng)態(tài)可重構(gòu)FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language,HDL)描述的電路首先被劃分成有限數(shù)目的層,然后將這些電路層布局到芯片的每一層,同時(shí)確保關(guān)鍵路徑的時(shí)延最小。實(shí)驗(yàn)結(jié)果表明,布局算法與傳統(tǒng)的布局算法(或者文獻(xiàn)[37]中的算法)相比,在時(shí)延上平均減少27%,在線長上平均減少34%(或者11%),在運(yùn)行時(shí)間上平均減少42%(或者97%)。布線算法與傳統(tǒng)的布線算法相比,能夠?qū)⒕€長降低26%,將水平通道寬度降低27%,顯示出較高的性能。
標(biāo)簽: FPGA 動(dòng)態(tài)可重構(gòu) 布局布線 算法研究
上傳時(shí)間: 2013-05-24
上傳用戶:Neoemily
采用現(xiàn)場(chǎng)可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路,但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間,以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源,或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段,因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用,其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn):基于SAT的布線算法在可擴(kuò)展性上有很大缺陷;幾何查找布線算法雖然具有廣泛的拆線重布線能力,但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí),它在布線方案的收斂方面存在很大困難。基于此,本文致力于探索一種能有效解決以上問題的新型算法,具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上,確定了一種FPGA布線結(jié)構(gòu)模型,即一個(gè)基于SRAM的對(duì)稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象,該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行,選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn),并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局,從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法,即一種基本迷宮布線算法Lee,一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder,一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A
上傳時(shí)間: 2013-05-18
上傳用戶:ukuk
紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段,處理的是像素,主要的特點(diǎn)是數(shù)據(jù)的吞吐量大,對(duì)實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素,人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器,并行算法或?qū)S糜布kS著數(shù)字技術(shù)的發(fā)展,尤其是可編程邏輯門陣列(FPGAs)的發(fā)展,提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展,當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法,而在速度上與專用的圖形卡硬件相同。因此,F(xiàn)PGA芯片非常適合這項(xiàng)工作。 本文主要工作包括以下幾個(gè)方面: 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法,改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式,減少紋理尋址的計(jì)算量,提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請(qǐng)閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案,該方案針對(duì)移動(dòng)設(shè)備對(duì)功耗和面積的要求,以及分辨率不高的特點(diǎn),在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請(qǐng)閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路,及紋理濾波電路的FPGA設(shè)計(jì),并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請(qǐng)閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量,用Wallace對(duì)部分積進(jìn)行壓縮;乘累加器采用multiply-add fused算法,對(duì)關(guān)鍵路徑進(jìn)行了優(yōu)化;除法器為基于改進(jìn)型泰勒級(jí)數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn),查找表尺寸只有208字節(jié),電路為固定時(shí)延,在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。
上傳時(shí)間: 2013-04-24
上傳用戶:yxvideo
遺傳算法是一種基于自然選擇原理的優(yōu)化算法,在很多領(lǐng)域有著廣泛的應(yīng)用。但是,遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí),會(huì)隨著問題復(fù)雜度和求解精度要求的提高,產(chǎn)生很大的計(jì)算延時(shí),這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度,可以使用FPGA作為硬件平臺(tái),設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比,硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì),但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾,使用基于功能的模塊化思想,將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊:系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問題,可以在保持系統(tǒng)功能模塊不變的前提下,選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái),使用VerilogHDL語言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊,以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊,構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問題時(shí)具有更高的靈活性和通用性,而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問題和16座城市的旅行商問題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果,該硬件平臺(tái)表現(xiàn)良好,所求取的最優(yōu)解誤差均在1%以內(nèi)。相對(duì)于軟件實(shí)現(xiàn),該系統(tǒng)在求解一些復(fù)雜問題時(shí),速度可以提高2個(gè)數(shù)量級(jí)。最后,本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型,并用于 TSP問題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍,取得了顯著的效果。關(guān)鍵詞:遺傳算法,硬件實(shí)現(xiàn),并行設(shè)計(jì),F(xiàn)PGA,TSP
標(biāo)簽: FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-06-15
上傳用戶:hakim
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1