中頻驗(yàn)波是對信號進(jìn)行中頻直接采樣和數(shù)字正交處理后,產(chǎn)生的I 支路和Q 支路信號序列在時(shí)間上會錯(cuò)開一個(gè)采樣間隔,需要進(jìn)行定序處理,恢復(fù)成同步輸出的I、Q 兩路信號序列?,F(xiàn)代雷達(dá)普遍采用相參信號處理,而如何獲得高精度基帶數(shù)字正交( I , Q) 信號是整個(gè)系統(tǒng)信號處理成敗的關(guān)鍵,以前通常的做法是采用模擬相位檢波器得到I、Q信號,其正交性能一般為:幅度平衡在2 % 左右, 相位正交誤差在2°左右,即幅相誤差引入的鏡像功率在- 34dB 左右。這限制了信號處理器性能的提高, 為此, 近年來提出了對低中頻直接采樣恢復(fù)I、Q 信號的數(shù)字相位檢波器。隨著高位、高速A/ D 的研制成功和普遍應(yīng)用,使得數(shù)字相位檢波方法的實(shí)現(xiàn)成為可能。
上傳時(shí)間: 2016-12-27
上傳用戶:kr770906
透過電腦觀察紅外線和無線波形,有線路圖,自己做
標(biāo)簽: 波形
上傳時(shí)間: 2014-01-13
上傳用戶:lvzhr
三軸伺服馬達(dá)控制程式利用軟體DDA方式讀回目前位置然後以取樣時(shí)間計(jì)算出下一點(diǎn)位置取誤差後利用DA將命令電壓送出做三軸控制
上傳時(shí)間: 2017-04-02
上傳用戶:firstbyte
S3C6410 線路設(shè)計(jì)時(shí)一定要參考的文件,尤其是DDR Layout guide一定要看.以免開發(fā)出的板子不能動.
標(biāo)簽: S3C6410 Layout guide DDR
上傳時(shí)間: 2017-05-01
上傳用戶:lacsx
Computer Networks 4th Ed 學(xué)習(xí)電腦網(wǎng)路的實(shí)用原文書
標(biāo)簽: Computer Networks 4th Ed
上傳時(shí)間: 2013-12-18
上傳用戶:磊子226
電子時(shí)鐘 電子時(shí)鐘 電子時(shí)鐘 電子時(shí)鐘
標(biāo)簽:
上傳時(shí)間: 2013-12-21
上傳用戶:CSUSheep
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請按照自己電腦上的路徑設(shè)置
上傳時(shí)間: 2017-08-02
上傳用戶:han_zh
四路頻率為70MHz的四相序正弦載波(相位分別為0°、90°、180°、270°)的設(shè)計(jì).
標(biāo)簽: 正弦載波
上傳時(shí)間: 2022-04-26
上傳用戶:
軟件無線電是無線通信領(lǐng)域繼固定到移動、模擬到數(shù)字之后的第三次革命,是目前乃至未來的無線電領(lǐng)域的技術(shù)發(fā)展方向,它在提高系統(tǒng)靈活性上有無可比擬的優(yōu)勢,是實(shí)現(xiàn)未來無線通信系統(tǒng)的有效手段。擴(kuò)頻通信具有卓越的抗干擾和保密性能。擴(kuò)頻通信相對于傳統(tǒng)的窄帶通信,在頻譜利用率上也有明顯的優(yōu)勢,是未來無線通信系統(tǒng)中的關(guān)鍵技術(shù),直接序列擴(kuò)頻則是其中在民用領(lǐng)域使用最多的一種擴(kuò)頻技術(shù)。FPGA在分布式計(jì)算、并行處理、流水線結(jié)構(gòu)上有獨(dú)特的優(yōu)勢,自然成為設(shè)計(jì)擴(kuò)頻軟件無線電系統(tǒng)的首選技術(shù)之一。 首先介紹了軟件無線電的理論基礎(chǔ),并分析了它的硬件結(jié)構(gòu)和技術(shù)關(guān)鍵。軟件無線電的關(guān)鍵思路在于構(gòu)建一個(gè)通用的強(qiáng)大的硬件平臺,這也正是本課題的主要工作之一。而后,重點(diǎn)介紹了直序擴(kuò)頻的理論基礎(chǔ)。對于發(fā)射機(jī),其中最關(guān)鍵的是尋找一種相關(guān)特性卓越的偽隨機(jī)序列,本課題主要對m序列、OVSF碼和Gold碼進(jìn)行了深入研究。最后,詳述了基于DDFS的數(shù)字調(diào)制技術(shù)和FPGA技術(shù)。 基于以上理論基礎(chǔ)研究,根據(jù)軟件無線電硬件結(jié)構(gòu),開發(fā)了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC,并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴(kuò)展口和SDRAM,考慮到通用性,設(shè)計(jì)中加入了足以開發(fā)出接收機(jī)的兩路40Mbps的高速ADC。FPGA的代碼開發(fā)也是核心內(nèi)容,本課題編寫了大量相應(yīng)的代碼,包括加擴(kuò)模塊(含偽隨機(jī)序列發(fā)生器)、基于DDFS的數(shù)字調(diào)制模塊以及串口通信模塊、LCD驅(qū)動模塊,SDRAM Controller、ADC驅(qū)動模塊,并編寫了相應(yīng)的測試代碼。整個(gè)系統(tǒng)測試通過。關(guān)于硬件平臺設(shè)計(jì)和代碼開發(fā),在本文第三章和第四章詳細(xì)介紹。 總體說來,本課題基于現(xiàn)有的理論發(fā)展,在充分理解相關(guān)理論的前提下,將主要經(jīng)歷集中于具體應(yīng)用的研究與開發(fā),并取得了一定的成果。
標(biāo)簽: 直序擴(kuò)頻 發(fā)射機(jī) 軟件無線電
上傳時(shí)間: 2013-06-27
上傳用戶:xauthu
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn)),其原則如下:1. 一般測試點(diǎn)大小均為30-35mil,元件分布較密時(shí),測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil,一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上,避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽: layout design pcb 硬件工程師
上傳時(shí)間: 2013-10-22
上傳用戶:pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1