#include<stdio.h>
void main(void)
{int n,k,derivata,a[10],i
printf("n=") scanf(" d",&n)
for(i=0 i<=n i++)
{ printf("a[ d]=",i) scanf(" d",&a[i])
}
printf("k=") scanf(" d",&k)
for(derivata=1 derivata<=k derivata++)
{
for(i=0 i<=n i++)
a[i]=a[i]*(n-i)
n--
for(i=0 i<=n i++)
printf(" d ",a[i])
printf("\n")
}}
標簽：
void
derivata
include
printf
上傳時間：
2017-09-17
上傳用戶：duoshen1989
DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計算DFT的計算量與變換區(qū)間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實現(xiàn)FFT的算法.本設(shè)計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設(shè)計實現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點制運算方式,解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設(shè)計采用Verilog HDL硬件描述語言進行設(shè)計,由于在設(shè)計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計效率.
標簽：
FPGA
FFT
數(shù)字處理器
硬件實現(xiàn)
上傳時間：
2013-06-20
上傳用戶：小碼農(nóng)lz
