輸入一個(gè)中文字後，可以讀出這個(gè)中文字的BIG5編碼
標(biāo)簽：
上傳時(shí)間： 2014-01-25
上傳用戶：lwwhust
1 C 語語語言言言 簡(jiǎn)簡(jiǎn)簡(jiǎn)介介介 5 1.1 C 語言 歷史 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1.2 程 式 語言 分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 1.3 程 式 撰 寫步 驟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2 vi 編編編 輯輯輯 器器器 9 2.1 vi 與 vim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.2 vi 的使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3 vim 的額外功能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.4 vi 實(shí) 機(jī)練習(xí) 題 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3 程程程 式式式開開開發(fā)發(fā)發(fā)環(huán)環(huán)環(huán) 境境境 23 3.1 編譯器 gcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.2 撰 寫第一 支程 式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
上傳時(shí)間： 2015-03-16
上傳用戶：十字騎士
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，透過本章學(xué)習(xí)可以對(duì) Allegro 和 Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動(dòng)作只是針對(duì)由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計(jì)好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實(shí)際 layout 時(shí)可能對(duì)原有的 Netlist 有改動(dòng)過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時(shí)間： 2022-04-28
上傳用戶：kingwide
1 產(chǎn)品簡(jiǎn)介1.1 產(chǎn)品特點(diǎn)下載速度快，超越 JLINK V8，接近 JLINK V9采用 2.4G 無線通信，自動(dòng)跳頻支持 1.8V~5V 設(shè)備，自動(dòng)檢測(cè)支持 1.8V/3.3V/5V 電源輸出，上位機(jī)設(shè)置支持目標(biāo)板取電/給目標(biāo)板供電支持 MDK/IAR 編譯器，無需驅(qū)動(dòng)，不丟固件支持 Cortex M0/M1/M3/M4/M7 等內(nèi)核 ARM 芯片支持仿真調(diào)試，支持代碼下載、支持虛擬串口提供 20P 標(biāo)準(zhǔn) JTAG 接口、提供 4P 簡(jiǎn)化 SWD 接口支持 XP/WIN7/WIN8/WIN10 等操作系統(tǒng)尺寸小巧，攜帶方便1.2 基本參數(shù)產(chǎn)品名稱 ATK-HSWLDBG 高速無線調(diào)試器產(chǎn)品型號(hào) ATK-HSWLDBG支持芯片 ARM Cortex M0/M1/M3/M4/M7 全系列通信方式 USB（免驅(qū)）仿真接口 JTAG、SWD支持編譯器 MDK、IAR串口速度 10Mbps（max）燒錄速度 10M通信距離 ≥10MTX 端工作電壓 5V（USB 供電）TX 端工作電流 151mARX 端工作電壓 3.3V/5V(USB 或者 JTAG 或者 SWD 供電)RX 端工作電流 132mA@5V工作溫度 -40℃~+85℃尺寸 66.5mm*40mm*17mm1.3 產(chǎn)品實(shí)物圖圖 發(fā)送端圖 接收端圖 接收端接口輸出電壓示意圖，所有標(biāo)注 GND 的引腳均為地線1.4 接線示意圖高速無線調(diào)試器發(fā)送端，接線圖：高速無線調(diào)試器接收端，JTAG/SWD 接口供電，接線示意圖：高速無線調(diào)試器接收端，USB 接口供電，接線示意圖：1.5 高速無線調(diào)試器工作原理示意圖電腦端 高速無線調(diào)試器發(fā)送端 USB 接口目標(biāo) MCU 高速無線調(diào)試器接收端 JTAG/SWD 接口目標(biāo) MCU 高速無線調(diào)試器接收端5V 電源JTAG/SW 接口 USB 接口高速無線調(diào)試器JTAG/SW 接口 目標(biāo) MCU 高速無線調(diào)試器接收端USB 接口 電腦端 高速無線調(diào)試器發(fā)送端無線模塊無線模塊2、MDK 配置教程注意：低版本 MDK 對(duì)高速無線調(diào)試器的支持不完善，推薦 MDK5.23及以上版本。MDK5.23~MDK5.26 對(duì)高速 DAP 的支持都有 bug，必須打補(bǔ)丁。參考“mdk 補(bǔ)丁”文件夾下的相關(guān)文檔解決。SWD 如果接3 線，請(qǐng)查看第 10 章，常見問題 1。要提高速度，參考 4.2 節(jié)配置無線參數(shù)為大包模式。如果無線通信不穩(wěn)定，參考常見問題 4。
標(biāo)簽： 高速無線調(diào)試器
上傳時(shí)間： 2022-06-04
上傳用戶：d1997wayne
4路搶答器原理圖---國防工業(yè)大學(xué) 工作原理 ：搶答器由74LS148、74LS279、74LS48組成，LED顯示器 開始時(shí)，當(dāng)支持人按鈕還未按是，CLR為0，所以輸出Q1~Q4為0；放光二極管全為滅的，當(dāng)主持人按鈕按下時(shí)CLR為1，可以輸入，誰先搶答，相應(yīng)的誰的燈亮，利用74LS279和74LS148輸出的是cp等于0，鎖存其他的，不能使其他的輸出。擴(kuò)展資料：利用51單片機(jī)建立四路搶答器。單片機(jī)，當(dāng)然不只是51，51單片機(jī)是一種稍通用型的單片機(jī)，通過I/O口的定義，可以實(shí)現(xiàn)多種控制功能。搶答器，原理：如果為四路，當(dāng)其中任一路控下后，其他幾路即失效，結(jié)果為第一次按下的，可以用數(shù)碼管或是LED燈來顯示，當(dāng)然這里只是講原理與編程，具體可以根據(jù)搶答器路數(shù)及顯示方式更改程序即可。這個(gè)聲音報(bào)警數(shù)字顯示8路搶答器電路，主開關(guān)由主持人控制。按圖安裝即可你可接4路。這個(gè)4路搶答器的原理圖。希望覺得有用。
標(biāo)簽： 4路搶答器
上傳時(shí)間： 2022-06-06
上傳用戶：jason_vip1
現(xiàn)代雷達(dá)系統(tǒng)日益復(fù)雜，在設(shè)計(jì)、調(diào)試?yán)走_(dá)系統(tǒng)的過程中，不可避免的需要雷達(dá)的回波信號(hào)，為了提高雷達(dá)設(shè)計(jì)效率，人們逐漸開始對(duì)雷達(dá)回波信號(hào)模擬技術(shù)進(jìn)行研究，以求用模擬產(chǎn)生的信號(hào)代替實(shí)際的雷達(dá)回波信號(hào)，把雷達(dá)系統(tǒng)設(shè)計(jì)和維護(hù)過程中所需的費(fèi)用降到最低。現(xiàn)在，雷達(dá)信號(hào)模擬技術(shù)逐步取得發(fā)展，成為雷達(dá)技術(shù)的一個(gè)重要分支，而雷達(dá)信號(hào)模擬器的研制成為國內(nèi)外軍事研究領(lǐng)域的熱門方向.所有無線電系統(tǒng)中都會(huì)包含射頻前端，射頻前端的主要作用是將基帶信號(hào)經(jīng)過調(diào)制、上混頻、放大后送至天線發(fā)射，或是將天線接收到的信號(hào)放大、下混頻、解調(diào)，最后輸出基帶信號(hào).本課題正是對(duì)某機(jī)載相控陣?yán)走_(dá)目標(biāo)模擬器射頻前端的研究。該射頻前端系統(tǒng)包括兩個(gè)部分：發(fā)射機(jī)通道和射頻功率合成網(wǎng)絡(luò)，發(fā)射機(jī)通道由三條雜波信號(hào)通道和一條目標(biāo)信號(hào)通道組成，每條通道相當(dāng)于一臺(tái)射頻發(fā)射機(jī).在發(fā)射機(jī)通道中首先對(duì)基帶1、Q信號(hào)進(jìn)行調(diào)制，然后兩次上混頻使輸出信號(hào)到達(dá)x波段。射頻功率合成網(wǎng)絡(luò)主要的功能是使用功分器將目標(biāo)信號(hào)一分為四，利用數(shù)控衰減器對(duì)四路目標(biāo)信號(hào)進(jìn)行方向圖增益調(diào)制，調(diào)制后其中一路信號(hào)送至天線系統(tǒng)，另外三路分別與三路雜波信號(hào)功率合成，最后輸出至雷達(dá)，該項(xiàng)目中筆者主要負(fù)責(zé)對(duì)整體方案和指標(biāo)的論證，多路信號(hào)幅相平衡度的調(diào)整，x波段0/i移相器的設(shè)計(jì)與實(shí)現(xiàn)，整機(jī)的功能指標(biāo)測(cè)試，與其它分機(jī)聯(lián)調(diào)等工作.本文首先介紹了該機(jī)載相控陣?yán)走_(dá)目標(biāo)模擬器的整體方案，然后對(duì)無線發(fā)射機(jī)系統(tǒng)進(jìn)行了分析，接下來對(duì)射頻前端方案進(jìn)行論證，之后詳述了多路信號(hào)幅相校正的方法與0/n移相器的研制，給出了射頻前端系統(tǒng)的測(cè)試結(jié)果.
標(biāo)簽： 雷達(dá)
上傳時(shí)間： 2022-06-20
上傳用戶：
產(chǎn)品品牌：永嘉微電/VINKA 產(chǎn)品型號(hào)：VK3606D 封裝形式：SOP16 產(chǎn)品年份：新年份 概述： VK3606D SOP16具有6個(gè)觸摸按鍵，可用來檢測(cè)外部觸摸按鍵上人手的觸摸動(dòng)作。該芯片具有較高的集成度，僅需極少的外部組件便可實(shí)現(xiàn)觸摸按鍵的檢測(cè)。 提供了6路1對(duì)1直接輸出低電平有效。最長(zhǎng)輸出時(shí)間10S。芯片內(nèi)部采用特殊的集成電路， 具有高電源電壓抑制比，可減少按鍵檢測(cè)錯(cuò)誤的發(fā)生，此特性保證在不利環(huán)境條件的應(yīng)用中芯 片仍具有很高的可靠性。 此觸摸芯片具有自動(dòng)校準(zhǔn)功能，低待機(jī)電流，抗電壓波動(dòng)等特性，為各種6觸摸按鍵+IO輸 出的應(yīng)用提供了一種簡(jiǎn)單而又有效的實(shí)現(xiàn)方法。 特點(diǎn)： ? 工作電壓 2.4-5.5V ? 待機(jī)電流7uA/3.0V,14uA/5V ? 上電復(fù)位功能（POR） ? 低壓復(fù)位功能（LVR） ? 觸摸輸出響應(yīng)時(shí)間：工作模式 48mS ，待機(jī)模式160mS ? 單鍵1對(duì)1直接輸出低電平有效 ? 防呆功能，有效鍵最長(zhǎng)輸出時(shí)間：10S ? 通過CS腳接對(duì)地電容調(diào)節(jié)整體靈敏度(1-47nF） ? 各觸摸通道單獨(dú)接對(duì)地小電容微調(diào)靈敏度（0-50pF） ? 上電0.25S內(nèi)為穩(wěn)定時(shí)間，禁止觸摸 ? 上電后4S內(nèi)自校準(zhǔn)周期為64mS，4S無觸摸后自校準(zhǔn)周期為1S ? 陳銳鴻：188?2466?2436； Q號(hào)：361?888?5898 ? 封裝SOP16(150mil)(9.9mm x 3.9mm PP=1.27mm)
標(biāo)簽： IC-VK 366 SOP 抗干擾 16 觸摸開關(guān) 電熱 低功耗 靈敏度 觸控
上傳時(shí)間： 2022-07-18
上傳用戶：18824626436
本課題為電流型高電壓隔離電源，它是基于交流電流母線的分布式系統(tǒng)，能夠整定短路電流，適應(yīng)高電壓工作環(huán)境的隔離電源。本論文介紹了該課題的應(yīng)用場(chǎng)合，簡(jiǎn)要介紹了分布式系統(tǒng)的種類及各自優(yōu)勢(shì)，以及已有的電流型副邊穩(wěn)壓電路相關(guān)的研究成果，并在此基礎(chǔ)上提出了本課題的研究目標(biāo)。 本篇論文主要針對(duì)課題方案的三個(gè)方面進(jìn)行論述，分別闡述如下： 一，母線電流產(chǎn)生系統(tǒng)與電流型副邊開關(guān)電路的匹配問題，包括各部分電路的功能介紹、電流型副邊開關(guān)電路的小信號(hào)等效電路的建模、高電壓隔離變壓器及磁元件的選擇； 二，模塊體積小型化有利于高壓部件的設(shè)計(jì)安裝和EMS防護(hù)。為了省去體積較大的輔助電源部分，本課題采用了副邊電路自供電的方式。在低壓自供電方式下，利用比較器、TLA31等器件產(chǎn)生多路同步三角波以及開關(guān)驅(qū)動(dòng)PWM脈沖。對(duì)自供電方式下的三角波振蕩器進(jìn)行比較，并對(duì)三角波振蕩器電路模塊進(jìn)行了建模以及系統(tǒng)反饋補(bǔ)償； 三，在本方案中實(shí)現(xiàn)了電流源拓?fù)涞耐秸骷夹g(shù)，利用PMOS管替代續(xù)流二極管，減小了電路的損耗、散熱器的使用以及模塊的體積。 本篇論文對(duì)本課題設(shè)計(jì)的核心部分進(jìn)行了比較詳細(xì)的介紹和分析，具體的參數(shù)計(jì)算方法也一一列出。最終，論文以研究目標(biāo)為方向，通過一系列的改進(jìn)措施，基本實(shí)現(xiàn)了課題要求。
標(biāo)簽： 電流型 高電壓 隔離開關(guān)
上傳時(shí)間： 2013-06-24
上傳用戶：wmwai1314
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長(zhǎng),傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測(cè)模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測(cè)驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：夢(mèng)雨軒膂
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
