<abbr id="iecko"></abbr> 本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。 近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。 在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。 計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。 本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。
上傳時間： 2013-07-18
上傳用戶：hbsunhui
近年來，隨著多媒體技術的迅猛發展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優化，并在EDA環境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。
上傳時間： 2013-06-11
上傳用戶：亮劍2210
隨著人們生活水平的提高，如何實現家庭防盜這一問題也變的尤其的突出，傳統的機械鎖由于其構造的簡單，被撬的事件屢見不鮮，電子鎖由于其保密性高，使用靈活性好，安全系數高，受到了廣大用戶的親呢。 設計本課題時構思了兩種方案：一種是用以AT89C2051為核心的單片機控制方案；另一種是用以74LS112雙JK觸發器構成的數字邏輯電路控制方案?？紤]到單片機方案原理復雜，而且調試較為繁瑣，所以本文采用后一種方案。
上傳時間： 2013-12-26
上傳用戶：墻角有棵樹
摘要：本文主要提出了一種基于普通單片機的網絡接入模塊的設計方案。網絡接入模塊是廉價的測控網絡接入方案，它可以將具有RS-232等接口的測控設備簡單又直接地連接在局域網上，利用豐富現成的局域網資源，組成一系列局域網的分布式測控系統，可以作為一種新的實用測控網絡分布式控制的方法。關鍵詞：網絡接入模塊，TCP，IP，UDP，ARP
上傳時間： 2013-11-07
上傳用戶：assef
文章提出了一種精簡指令集8 位單片機中, 算術邏輯單元的工作原理。在此基礎上, 對比傳統PIC 方案、以及在ALU 內部再次采用流水線作業的332 方案、44 方案, 并用Synopsys 綜合工具實現了它們。綜合及仿真結果表明, 根據該單片機系統要求, 44 方案速度最高, 比332 方案可提高43.9%, 而面積僅比最小的332 方案增加1.6%。在分析性能差異的根本原因之后, 闡明了該方案的優越性。關鍵詞: 單片機, 精簡指令集, 算術邏輯單元, 流水線 Abstract: Work principle for ALU in an 8_bit RISC Singlechip microcomputer is described. The traditional PIC scheme, 332 Pipeline scheme and 44 Pipeline scheme are compared on the base of the principle, which are implemented using Synopsys design tools. Results from synthesis and simulation shows that 44 scheme operates the fast, which is 43.9% faster and only 1.6% larger than 332 scheme. The essential reason why the performance is so different is analyzed.Then the advantage of 44 scheme is clarified.Key words: Singlechip, Microcomputer, RISC, ALU, Pipeline
上傳時間： 2013-10-18
上傳用戶：xiaoyaa
數字密碼鎖設計:本文的電子密碼鎖利用數字邏輯電路，實現對門的電子控制，并且有各種附加電路保證電路能夠安 工作，有極高的安全系數。 關鍵詞 電子密碼鎖 電壓比較器 555單穩態電路 計數器 JK觸發器 UPS電源。 1 引言 隨著人們生活水平的提高，如何實現家庭防盜這一問題也變的尤其的突出，傳統的機械鎖由于其構造的簡單，被撬的事件屢見不鮮，電子鎖由于其保密性高，使用靈活性好，安全系數高，受到了廣大用戶的親呢。 設計本課題時構思了兩種方案：一種是用以AT89C2051為核心的單片機控制方案；另一種是用以74LS112雙JK觸發器構成的數字邏輯電路控制方案?？紤]到單片機方案原理復雜，而且調試較為繁瑣，所以本文采用后一種方案。 2 總體方案設計 2.1設計思路 共設了9個用戶輸入鍵，其中只有4個是有效的密碼按鍵，其它的都是干擾按鍵，若按下干擾鍵，鍵盤輸入電路自動清零，原先輸入的密碼無效，需要重新輸入；如果用戶輸入密碼的時間超過40秒（一般情況下，用戶不會超過40秒，若用戶覺得不便，還可以修改）電路將報警80秒，若電路連續報警三次，電路將鎖定鍵盤5分鐘，防止他人的非法操作。
上傳時間： 2013-11-13
上傳用戶：ligi201200
PC機之間串口通信的實現一、實驗目的 １．熟悉微機接口實驗裝置的結構和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學會串行通信程序的編制方法。 二、實驗內容與要求 １．基本要求主機接收開關量輸入的數據（二進制或十六進制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數據通過8251A傳輸出去。終端接收后在顯示器上顯示數據。具體操作說明如下：（１）出現提示信息“start with R in the board!”，通過調整乒乓開關的狀態，設置8位數據；（２）在小鍵盤上按“R”鍵，系統將此時乒乓開關的狀態讀入計算機I中，并顯示出來，同時顯示經串行通訊后，計算機II接收到的數據；（３）完成后，系統提示“do you want to send another data? Y/N”，根據用戶需要，在鍵盤按下“Y”鍵，則重復步驟（1），進行另一數據的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進行出錯處理，例如采用奇偶校驗，出錯重傳或者采用接收方回傳和發送方確認來保證發送和接收正確。 三、設計報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發送移位寄存器”（并→串）。能夠完成上述“串←→并”轉換功能的電路，通常稱為“通用異步收發器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發送字符時，必須首先設置TXEN和CTS#為有效狀態，TXEN(Transmitter Enable)是允許發送信號，是命令寄存器中的一位；CTS#(Clear To Send)是由外設發來的對CPU請求發送信號的響應信號。然后就開始發送過程。在發送時，每當CPU送往發送緩沖器一個字符，發送器自動為這個字符加上1個起始位，并且按照編程要求加上奇／偶校驗位以及1個、1.5個或者2個停止位。串行數據以起始位開始，接著是最低有效數據位，最高有效位的后面是奇／偶校驗位，然后是停止位。按位發送的數據是以發送時鐘TXC的下降沿同步的，也就是說這些數據總是在發送時鐘TXC的下降沿從8251A發出。數據傳輸的波特率取決于編程時指定的波特率因子，為發送器時鐘頻率的1、1/16或1/64。當波特率指定為16時，數據傳輸的波特率就是發送器時鐘頻率的1/16。CPU通過數據總線將數據送到8251A的數據輸出緩沖寄存器以后，再傳輸到發送緩沖器，經移位寄存器移位，將并行數據變為串行數據，從TxD端送往外部設備。在8251A接收字符時，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過檢測RxD引腳上的低電平來準備接收字符，在沒有字符傳送時RxD端為高電平。8251A不斷地檢測RxD引腳，從RxD端上檢測到低電平以后，便認為是串行數據的起始位，并且啟動接收控制電路中的一個計數器來進行計數，計數器的頻率等于接收器時鐘頻率。計數器是作為接收器采樣定時，當計數到相當于半個數位的傳輸時間時再次對RxD端進行采樣，如果仍為低電平，則確認該數位是一個有效的起始位。若傳輸一個字符需要16個時鐘，那么就是要在計數8個時鐘后采樣到低電平。之后，8251A每隔一個數位的傳輸時間對RxD端采樣一次，依次確定串行數據位的值。串行數據位順序進入接收移位寄存器，通過校驗并除去停止位，變成并行數據以后通過內部數據總線送入接收緩沖器，此時發出有效狀態的RxRDY信號通知CPU，通知CPU8251A已經收到一個有效的數據。一個字符對應的數據可以是5～8位。如果一個字符對應的數據不到8位，8251A會在移位轉換成并行數據的時候，自動把他們的高位補成0。 五、系統總體設計方案根據系統設計的要求，對系統設計的總體方案進行論證分析如下：1．獲取8位開關量可使用實驗臺上的8255A可編程并行接口芯片，因為只要獲取8位數據量，只需使用基本輸入和8位數據線，所以將8255A工作在方式0，PA0-PA7接實驗臺上的8位開關量。2．當使用串口進行數據傳送時，雖然同步通信速度遠遠高于異步通信，可達500kbit/s，但由于其需要有一個時鐘來實現發送端和接收端之間的同步，硬件電路復雜，通常計算機之間的通信只采用異步通信。3．由于8251A本身沒有時鐘，需要外部提供，所以本設計中使用實驗臺上的8253芯片的計數器2來實現。4：顯示和鍵盤輸入均使用DOS功能調用來實現。設計思路框圖，如下圖所示： 六、硬件設計硬件電路主要分為8位開關量數據獲取電路，串行通信數據發送電路，串行通信數據接收電路三個部分。1．8位開關量數據獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關的數據。此次設計在獲取8位開關數據量時采用8255令其工作在方式0，A口輸入8位數據，CS#接實驗臺上CS1口，對應端口為280H-283H，PA0-PA7接8個開關。2．串行通信電路串行通信電路本設計中8253主要為8251充當頻率發生器，接線如下圖所示。
上傳時間： 2013-12-19
上傳用戶：小火車啦啦啦
1、平臺介紹 公司開發平臺非常完備，分別是PHS、GSM、CDMA、WCDMA。 自研PDA產品p500已經上市。 TD-SCDMA也在預研中。 固定臺產品線也已經成立。 2、方案介紹 GSM部分主要由TI方案和ADI方案，其中ADI方案比較成熟。 CDMA部分主要為QUALCOMM方案。 PHS部分主要為OKI（日本沖電氣公司）方案和KYOCERA方案。 WCDMA部分主要是QUALCOMM方案，ADI方案還在預研中。 PDA目前主要是INTEL方案。 3、硬件總體框圖 ADI430平臺 二、基帶硬件組成 1、基帶套片構成 2、基帶套片瀏覽 3、套片功能介紹 4、基帶結構框圖 5、射頻接口 6、關鍵技術簡介 7、功能單元
上傳時間： 2013-12-26
上傳用戶：xg262122
文中介紹了半主動式電子標簽硬件和軟件的設計方案，應用AS3933低頻喚醒接收芯片實現了電子標簽低頻喚醒接收功能。針對低頻喚醒接收模塊，計算和討論了其并聯諧振電路相關的參數，并給出了電路和程序設計的方案。應用低頻喚醒技術的半主動式電子標簽可靠的低頻通信距離可達3m以上，同時低頻喚醒技術顯著降低了電子標簽的運行功耗。
上傳時間： 2013-11-01
上傳用戶：zhf01y
在線考試系統旨在實現考試的無紙化管理，對一些科目的考試可以通過互聯網絡或局域網進行，方便校方考務的管理，也方便了考生，尤其適合考生分布廣，不易集中的遠程教育。我主要開發系統的后臺管理系統—JAVA在線考試管理子系統，它包括試題管理、考生管理、在線制作試卷、控制學生考試的設置、試卷審批等功能。本論文主要介紹了對JAVA在線考試管理子系統的分析、設計和開發的全部過程。運用ER圖，程序流程圖等對在線管理子系統的設計過程進行詳細的說明。全文共分為開發方案、需求分析、系統設計、關鍵技術解決，結論五部分。開發方案中主要介紹開發在線考試系統得目的、開發方案的選擇及開發框架的技術的確定；需求分析介紹了在線考試系統的總體需求及系統各模塊的功能需求；系統設計介紹了系統設計的指導思想、數據庫的設計、系統模塊的設計；關鍵技術介紹了在具體實現時需解決的一些技術，如開發框架的整合技術、開發框架與數據庫的連接及數據的備份與還原。
標簽： 無紙化管理
上傳時間： 2013-12-27
上傳用戶：gundamwzc
